M368L3223FUN-CCC Samsung Semiconductor, M368L3223FUN-CCC Datasheet - Page 5

• Manufacturer Part Number: M368L3223FUN-CCC
• Manufacturer: Samsung Semiconductor

Specifications of M368L3223FUN-CCC

• Lead Free Status / RoHS Status: Compliant

128MB, 265MB, 512MB Unbuffered DIMM
128MB, 16M x 64 Non ECC Module (M368L1624FUM)
Functional Block Diagram
DM0
DQS1
DQS0
DQS3
DM3
DQS2
DM2
DM1
V
A0 - A12
RAS
CAS
CKE0
WE
BA0 - BA1
DD
V
VREF
V
DDSPD
/V
SS
DDQ
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS0
WE: DDR SDRAMs D0 - D3
RAS: DDR SDRAMs D0 - D3
CAS: DDR SDRAMs D0 - D3
CKE: DDR SDRAMs D0 - D3
LDQS
LDM
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
I/O 7
UDM
LDQS
LDM
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
UDQS
I/O 8
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
I/O 7
UDQS
UDM
I/O 8
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
A0-A12: DDR SDRAMs D0 - D3
BA0-BA1: DDR SDRAMs D0 - D3
CS
CS
D1
D0
D0 - D3
D0 - D3
D0 - D3
D0 - D3
SPD
SCL
WP
CK0/CK0
CK1/CK1
CK2/CK2
Clock
Input
SA0
A0
Clock Wiring
Serial PD
SA1
A1
DDR SDRAMs
0 DDR SDRAM
2 DDR SDRAMs
2 DDR SDRAMs
DM6
DM5
DM4
DQS6
DQS5
DQS4
DQS7
DM7
SA2
A2
SDA
(Populated as 1 bank of x16 DDR SDRAM Module)
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ32
DQ39
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
Notes:
1. DQ-to-I/O wiring is shown as recomended but
2. DQ/DQS/DM/CKE/CS relationships must be
3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.
4. BAx, Ax, RAS, CAS, WE resistors: 7.5 Ohms
may be changed.
maintained as shown.
+ 5%
UDM
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
I/O 7
UDQS
I/O 8
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
UDQS
LDQS
LDM
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
I/O 7
UDM
LDQS
LDM
I/O 8
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
CK0/1/2
CK0/1/2
D2
CS
CS
D3
Rev. 1.0 October. 2004
Card
Edge
R=120
Ω
DDR SDRAM
Cap/D1/D3
Cap/D0/*Cap
Cap/Cap/Cap
Cap/Cap/Cap
Cap/*Cap/D2
Cap/Cap/Cap