NBC12429AMNR4G ON Semiconductor, NBC12429AMNR4G Datasheet - Page 9

• Manufacturer Part Number: NBC12429AMNR4G
• Description: IC CLOCK SYNTH 25-400MHZ 32-QFN
• Manufacturer: ON Semiconductor
• Type: PLL Clock Generatorr

Specifications of NBC12429AMNR4G

• Pll: Yes
• Input: Crystal
• Output: PECL
• Number Of Circuits: 1
• Ratio - Input:output: 1:1
• Differential - Input:output: No/Yes
• Frequency - Max: 400MHz
• Divider/multiplier: Yes/No
• Voltage - Supply: 3.135 V ~ 5.25 V
• Operating Temperature: -40°C ~ 85°C
• Mounting Type: Surface Mount
• Package / Case: 32-TFQFN Exposed Pad
• Frequency-max: 400MHz
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
accomplished by properly configuring the internal dividers
to produce the desired frequency at the outputs. The output
frequency can by represented by this formula:
where F
modulus, and N is the output divider modulus. Note that it
is possible to select values of M such that the PLL is unable
to achieve loop lock. To avoid this, always make sure that M
is selected to be 200 ≤ M ≤ 400 for a 16 MHz input reference.
above equation reduces to:
Substituting the four values for N (1, 2, 4, 8) yields:
*For crystal frequency of 16 MHz.
desired frequency from the above equations. The four output
frequency
200 MHz − 400 MHz,
50 MHz − 100 MHz and 25 MHz − 50 MHz, respectively.
From these ranges, the user will establish the value of N
required. The value of M can then be calculated based on
Equation 1. For example, if an output frequency of
Table 9. PROGRAMMING VCO FREQUENCY FUNCTION TABLE WITH 16 MHZ CRYSTAL
Table 10. Programmable Output Divider Function
N1
Frequency
Programming the NBC12429 and NBC12429A is
Assuming that a 16 MHz reference frequency is used the
The user can identify the proper M and N values for the
0
0
1
1
(MHz)
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
VCO
200
201
202
203
397
398
399
400
•
•
•
N0
XTAL
0
1
0
1
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
FOUT + (F XTAL B 16)
N Divider
is the crystal frequency, M is the loop divider
ranges
B1
B2
B4
B8
Divisor
M
200
201
202
203
397
398
399
400
Count
•
•
•
F OUT + M B N
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
100
M B 2
M B 4
M B 8
established
F
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
OUT
M
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
256
MHz
M8
0
0
0
0
1
1
1
1
•
•
•
Range (MHz)*
Frequency
200−400
100−200
Output
50−100
25−50
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
M B N
−
by
128
M7
1
1
1
1
1
1
1
1
•
•
•
PROGRAMMING INTERFACE
200
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
N
500 kHz
250 kHz
125 kHz
1 MHz
F
Step
http://onsemi.com
OUT
(eq. 1)
(eq. 2)
MHz,
M6
64
1
1
1
1
0
0
0
0
•
•
•
are
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
9
M5
32
131 MHz was desired, the following steps would be taken to
identify the appropriate M and N values. 131 MHz falls
within the frequency range set by an N value of 2; thus, N
[1:0] = 01. For N = 2, F
Therefore,
Following this same procedure, a user can generate any
whole frequency desired between 25 and 400 MHz. Note
that for N > 2, fractional values of F
size of the programmable frequency steps (and thus, the
indicator of the fractional output frequencies achievable)
will be equal to F
Table 11, which shows the usable VCO frequency and
M divider range.
divider M is limited by the VCO frequency range and
F
range of 200 MHz to 400 MHz in order to achieve stable
PLL operation.
stability. If the value for M fell outside of the valid range, a
different N value would be selected to move M in the
appropriate direction.
parallel or serial interface. The parallel interface is
controlled via the P_LOAD signal such that a LOW to HIGH
transition will latch the information present on the M[8:0]
and N[1:0] inputs into the M and N counters. When the
P_LOAD signal is LOW, the input latches will be
transparent and any changes on the M[8:0] and N[1:0] inputs
will affect the F
0
0
0
0
•
•
•
0
0
0
0
XTAL
For input reference frequencies other than 16 MHz, see
The input frequency and the selection of the feedback
The value for M falls within the constraints set for PLL
The M and N counters can be loaded either through a
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
M + 131
. M must be configured to match the VCO frequency
M min + f VCOmin B (f XTAL B 16) and
M max + f VCOmax B (f XTAL B 16)
M4
16
0
0
0
0
0
0
0
1
•
•
•
OUT
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
XTAL
2 + 262, soM[8 : 0] + 100000110.
M3
output pair. To use the serial port, the
8
1
1
1
1
1
1
1
0
•
•
•
÷ 16 ÷ N.
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
OUT
= M ÷ 2 and M = 2 x F
M2
4
0
0
0
0
•
•
•
1
1
1
0
OUT
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
can be realized. The
M1
2
0
0
1
1
0
1
1
0
•
•
•
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
M0
1
0
1
0
1
•
•
•
1
0
1
0
(eq. 3)
(eq. 4)
OUT
.