PIC32MX440F512HT-80V/MR Microchip Technology, PIC32MX440F512HT-80V/MR Datasheet - Page 56

• Manufacturer Part Number: PIC32MX440F512HT-80V/MR
• Description: 512 KB Flash, 32 KB RAM, USB-OTG, 80 MHz, 10-Bit ADC, DMA 64 QFN 9x9x0.9mm T/R
• Manufacturer: Microchip Technology
• Series: PIC® 32MXr

Specifications of PIC32MX440F512HT-80V/MR

• Core Processor: MIPS32® M4K™
• Core Size: 32-Bit
• Speed: 80MHz
• Connectivity: I²C, IrDA, LIN, PMP, SPI, UART/USART, USB OTG
• Peripherals: Brown-out Detect/Reset, DMA, POR, PWM, WDT
• Number Of I /o: 53
• Program Memory Size: 512KB (512K x 8)
• Program Memory Type: FLASH
• Eeprom Size: -
• Ram Size: 32K x 8
• Voltage - Supply (vcc/vdd): 2.3 V ~ 3.6 V
• Data Converters: A/D 16x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 105°C
• Package / Case: 64-VFQFN Exposed Pad
• Core: MIPS
• Processor Series: PIC32MX4xx
• Data Bus Width: 32 bit
• Maximum Clock Frequency: 80 MHz
• Data Ram Size: 32 KB
• Number Of Programmable I/os: 5
• Number Of Timers: 5
• Operating Supply Voltage: 2.3 V to 3.6 V
• Operating Temperature Range: - 40 C to + 105 C
• Mounting Style: SMD/SMT
• Interface Type: USB, I2C, UART, RS-232, RS-485, SPI
• Maximum Operating Temperature: + 105 C
• Lead Free Status / Rohs Status: Lead free / RoHS Compliant

TABLE 4-7:
Legend:
Note
0A00
0A10
0A20
0C00
0C10
0C20
0E00
0E10
0E20
0600
0610
0620
0800
0810
0820
1:
2:
T1CON
T2CON
T3CON
T4CON
T5CON
TMR1
TMR2
TMR3
TMR4
TMR5
PR1
PR2
PR3
PR4
PR5
x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See
information.
This bit is not available on 64-pin devices.
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
TIMER1-5 REGISTERS MAP
31/15
ON
ON
ON
ON
ON
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
30/14
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
29/13
SIDL
SIDL
SIDL
SIDL
SIDL
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
TWDIS
28/12
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
(1)
27/11
TWIP
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
26/10
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
25/9
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
24/8
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
TMR1<15:0>
TMR2<15:0>
TMR3<15:0>
TMR4<15:0>
TMR5<15:0>
PR1<15:0>
PR2<15:0>
PR3<15:0>
PR4<15:0>
PR5<15:0>
Bits
TGATE
TGATE
TGATE
TGATE
TGATE
23/7
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
22/6
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
TCKPS<2:0>
TCKPS<2:0>
TCKPS<2:0>
TCKPS<2:0>
21/5
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
TCKPS<1:0>
20/4
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
Section 12.1.1 “CLR, SET and INV Registers”
19/3
T32
T32
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
TSYNC
18/2
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
TCS
TCS
TCS
TCS
17/1
TCS
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
(2)
(2)
(2)
(2)
16/0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
for more
0000
0000
0000
0000
0000
FFFF
0000
0000
0000
0000
0000
FFFF
0000
0000
0000
0000
0000
FFFF
0000
0000
0000
0000
0000
FFFF
0000
0000
0000
0000
0000
FFFF