HMP351U6MMP8C Hynix Semiconductor, HMP351U6MMP8C Datasheet - Page 6
![no-image](/images/manufacturer_photos/0/3/320/hynix_semiconductor_sml.jpg)
HMP351U6MMP8C
Manufacturer Part Number
HMP351U6MMP8C
Description
240pin Ddr2 Sdram Unbuffered Dimms Based On 2gb M Version
Manufacturer
Hynix Semiconductor
Datasheet
1.HMP351U6MMP8C.pdf
(21 pages)
Rev. 0.1 / May 2008
FUNCTIONAL BLOCK DIAGRAM
4GB(512Mbx64) - HMP351U6MFP8C
/ DQS0
/ DQS1
/ DQS2
/ DQS3
DQS0
DQS1
DQS2
DQS3
DM0
DM1
DM2
DM3
DQ10
DQ11
DQ12
DQ13
DQ14
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ15
DQ23
DQ31
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ8
DQ9
DQ7
BA0-BA2
A0-A15
/CAS
/RAS
CKE0
CKE1
ODT0
ODT1
/WE
/S0
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DM
DM
DM
SDRAMS D0-D7
SDRAMS D8-D15
SDRAMS D0-D15
SDRAMS D0-D15
SDRAMS D0-D15
SDRAMS D0-D15
SDRAMS D0-D15
SDRAMS D8-D15
SDRAMS D0-D7
/CS
/CS
/CS
D0
D3
D1
D2
DQS /DQS
DQS /DQS
DQS /DQS
/
/S1
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
SCL
V
V
DM
DM
DD
DM
DD
/V
SPD
V
V
DDQ
REF
SS
/CS
/CS
/CS
D11
D10
D8
D9
SCL
WP
DQS /DQS
DQS /DQS
DQS /DQS
A0
SA0
1240pin DDR2 SDRAM Unbuffered DIMMs
Serial PD
SA1
A1
/ DQS4
/ DQS5
/ DQS7
/ DQS6
DQS4
DQS5
DQS7
DQS6
SA2
DM4
DM5
DM7
A1
DM6
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ39
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ63
DQ55
Serial
DO-D15
DO-D15
DO-D15
PD
SDA
Notes:
1. DQ,DM,DQS,/DQS resistors : 22 Ω +/- 5 %.
2. Bax,Ax,/RAS,/CAS,/WE resistors : 7.5 Ω +/- 5 %.
I/ O 7
I/ O 7
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
DM
DM
DM
DM
/CS
/CS
/CS
/CS
D6
D5
D7
D4
DQS /DQS
DQS /DQS
Clock Signal Loads
DQS /DQS
DQS /DQS
Clock Input
CK0, /CK0
CK1, /CK1
CK2, /CK2
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 7
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
SDRAMs
DM
DM
DM
DM
4
6
6
/CS
/CS
/CS
/CS
D13
D15
D12
D14
DQS /DQS
DQS /DQS
DQS /DQS
DQS /DQS
6