PIC32MX575F512H-80I/PT Microchip Technology, PIC32MX575F512H-80I/PT Datasheet - Page 68

• Manufacturer Part Number: PIC32MX575F512H-80I/PT
• Description: IC MCU 32BIT 512KB FLASH 64TQFP
• Manufacturer: Microchip Technology
• Series: PIC® 32MXr

Specifications of PIC32MX575F512H-80I/PT

• Core Size: 32-Bit
• Program Memory Size: 512KB (512K x 8)
• Core Processor: MIPS32® M4K™
• Speed: 80MHz
• Connectivity: CAN, I²C, SPI, UART/USART, USB OTG
• Peripherals: Brown-out Detect/Reset, DMA, POR, PWM, WDT
• Number Of I /o: 53
• Program Memory Type: FLASH
• Ram Size: 64K x 8
• Voltage - Supply (vcc/vdd): 2.3 V ~ 3.6 V
• Data Converters: A/D 16x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Package / Case: 64-TFQFP
• Controller Family/series: PIC32
• No. Of I/o's: 53
• Ram Memory Size: 64KB
• Cpu Speed: 80MHz
• No. Of Timers: 5
• Digital Ic Case Style: TQFP
• Embedded Interface Type: CAN, I2C, SPI, UART
• Rohs Compliant: Yes
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Eeprom Size: -
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant, Lead free / RoHS Compliant

TABLE 4-13:
Legend:
Note
6000 U1AMODE
6010
6020 U1ATXREG
6030 U1ARXREG
6040 U1ABRG
6200 U1BMODE
6210
6220 U1BTXREG
6230 U1BRXREG
6240 U1BBRG
6400 U2AMODE
6410
6420 U2ATXREG
6430 U2ARXREG
6440 U2ABRG
6600 U2BMODE
6610
1:
U1ASTA
U1BSTA
U2ASTA
U2BSTA
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
This register has corresponding CLR, SET, and INV Registers at its virtual address, plus an offset of 0x4, 0x8, and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more information.
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
UART1A, UART1B, UART2A, UART2B, UART3A, AND UART3B REGISTER MAP
31/15
ON
ON
ON
ON
UTXISEL<1:0>
UTXISEL<1:0>
UTXISEL<1:0>
UTXISEL<1:0>
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
30/14
FRZ
FRZ
FRZ
FRZ
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
UTXINV
UTXINV
UTXINV
UTXINV
29/13
SIDL
SIDL
SIDL
SIDL
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
URXEN
URXEN
URXEN
URXEN
28/12
IREN
IREN
IREN
IREN
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
UTXBRK
UTXBRK
UTXBRK
UTXBRK
RTSMD
RTSMD
27/11
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
UTXEN
UTXEN
UTXEN
UTXEN
26/10
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
UTXBF
UTXBF
UTXBF
UTXBF
25/9
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
UEN<1:0>
UEN<1:0>
ADM_EN
ADM_EN
ADM_EN
ADM_EN
TRMT
TRMT
TRMT
TRMT
24/8
TX8
RX8
TX8
RX8
TX8
RX8
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
BRG<15:0>
BRG<15:0>
BRG<15:0>
Bits
WAKE
WAKE
WAKE
WAKE
23/7
URXISEL<1:0>
URXISEL<1:0>
URXISEL<1:0>
URXISEL<1:0>
—
—
—
—
—
—
—
—
—
—
—
—
—
LPBACK
LPBACK
LPBACK
LPBACK
22/6
—
—
—
—
—
—
—
—
—
—
—
—
—
ABAUD
ADDEN
ABAUD
ADDEN
ABAUD
ADDEN
ABAUD
ADDEN
21/5
—
—
—
—
—
—
—
—
—
—
—
—
—
RXINV
RXINV
RXINV
RXINV
RIDLE
RIDLE
RIDLE
RIDLE
Transmit Register
Transmit Register
Transmit Register
Receive Register
Receive Register
Receive Register
20/4
—
—
—
—
—
—
—
—
—
—
—
—
—
ADDR<7:0>
ADDR<7:0>
ADDR<7:0>
ADDR<7:0>
BRGH
BRGH
BRGH
BRGH
PERR
PERR
PERR
PERR
19/3
—
—
—
—
—
—
—
—
—
—
—
—
—
FERR
FERR
FERR
FERR
18/2
—
—
—
—
—
—
—
—
—
—
—
—
—
PDSEL<1:0>
PDSEL<1:0>
PDSEL<1:0>
PDSEL<1:0>
OERR
OERR
OERR
OERR
17/1
—
—
—
—
—
—
—
—
—
—
—
—
—
URXDA
URXDA
URXDA
URXDA
STSEL
STSEL
STSEL
STSEL
16/0
—
—
—
—
—
—
—
—
—
—
—
—
—
0000
0000
0000
0110
0000
0000
0000
0000
0000
0000
0000
0000
0000
0110
0000
0000
0000
0000
0000
0000
0000
0000
0000
0110
0000
0000
0000
0000
0000
0000
0000
0000
0000
0110