PEB24902HV21XT Infineon Technologies, PEB24902HV21XT Datasheet - Page 4
![](/photos/31/31/313132/64pin_mqfp_sml.jpg)
PEB24902HV21XT
Manufacturer Part Number
PEB24902HV21XT
Description
Manufacturer
Infineon Technologies
Datasheet
1.PEB24902HV21XT.pdf
(52 pages)
Specifications of PEB24902HV21XT
Number Of Line Interfaces
1
Lead Free Status / Rohs Status
Compliant
Table of Contents
1
1.1
1.2
1.3
1.4
1.5
2
2.1
2.2
2.3
2.3.1
2.3.2
2.3.3
3
3.1
3.2
3.2.1
3.2.2
3.3
3.3.1
3.3.2
3.3.3
3.3.4
3.3.5
3.3.6
3.4
3.4.1
3.4.2
3.4.3
3.5
3.5.1
3.5.2
3.5.3
3.5.4
3.6
4
4.1
4.2
4.3
4.4
4.5
Data Sheet
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Features of the IEC-4-AFE-X Version 3.2 . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Application Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Infineon´s IC Family for Splitterless FDD ADSL over ISDN . . . . . . . . . . . . . 9
Related Documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Not Supported . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
External Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Pin Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Analog Line Port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Digital Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Serial Control Interface (SCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Boundary Scan Test Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Operational Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Power-on-Reset (POR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Power Down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Power Consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Initialization and Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
General Aspects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Pin Description: Changes to AFE V2.1 . . . . . . . . . . . . . . . . . . . . . . . . . 13
Pin Description: Complete List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Specification of the PLL and the 15.36 MHz Master Clock (Pin CL15) . 21
Specification of the Crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Analog-to-Digital Converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Range Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Digital Low-Pass Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Digital-to-Analog Converter and Linedriver . . . . . . . . . . . . . . . . . . . . . . 28
Analog Loop-Back Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Level Detect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Frame Structure on the Digital Interface in the 2B1Q Mode . . . . . . . . . 32
Frame Structure on the Digital Interface in the 4B3T Mode . . . . . . . . . 32
Propagation Delay in Transmit Direction . . . . . . . . . . . . . . . . . . . . . . . . 33
General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
SCI System Configuration
SCI Physical Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
IEC-4-AFE-X Version 3.2 Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Rev. 1, 2004-05-28
PEB 24902
PEF 24902
Page