m470l2923bn0-ca2 Samsung Semiconductor, Inc., m470l2923bn0-ca2 Datasheet - Page 5

• Manufacturer Part Number: m470l2923bn0-ca2
• Description: Sdram Unbuffered Module Unbuffered Module Based 512mb B-die
• Manufacturer: Samsung Semiconductor, Inc.

4.0 Pin Configuration (Front side/back side)
Note :
1. * : These pins are not used in this module.
2. Pins 71, 72, 73, 74, 77, 78, 79, 80, 83, 84 are not used on x64(M470~ ) module, & used on x72(M485 ~ ) module.
3. Pins 95,122 are NC for 1Row module & used for 2Row moule(M470L6524B).
Note : VDDID defines relationship of VDD and VDDQ, and the default status of it is open (VDD=VDDQ)
256MB, 512MB, 1GB Unbuffered SODIMM
5.0 Pin Description
A0 ~ A12
BA0 ~ BA1A
DQ0 ~ DQ63
DQS0 ~ DQS8
CK0,CK0 ~ CK2, CK2
CKE0, CKE1(for double banks) Clock enable input
CS0, CS1(for double banks)
RAS
CAS
WE
CB0 ~ CB7(for x72 module)
Pin
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
51
53
55
57
59
61
63
65
1
3
5
7
9
KEY
Pin Name
VREF
DQS0
DQS1
DQ10
DQ11
DQ16
DQ17
DQS2
DQ18
DQ19
DQ24
DQ25
DQS3
DQ26
Front
VSS
DQ0
DQ1
VDD
DQ2
VSS
DQ3
DQ8
VDD
DQ9
VSS
VDD
VSS
VDD
VSS
VDD
VSS
CK0
CK0
Pin
101
103
105
107
109
111
113
115
117
119
121
123
125
127
129
131
133
67
69
71
73
75
77
79
81
83
85
87
89
91
93
95
97
99
*DU(A13)
Address input (Multiplexed)
Bank Select Address
Data input/output
Data Strobe input/output
Clock input
Chip select input
Row address strobe
Column address strobe
Write enable
Check bit(Data-in/data-out)
A10/AP
DQS8
DQS4
Front
DQ27
CKE1
DQ32
DQ33
VDD
VDD
VDD
VDD
VDD
CB0
CB1
VSS
CB2
CB3
VSS
CK2
CK2
VSS
BA0
CS0
VSS
A12
WE
DU
DU
A9
A7
A5
A3
A1
Function
135
137
139
141
143
145
147
149
151
153
155
157
159
161
163
165
167
169
171
173
175
177
179
181
183
185
187
189
191
193
195
197
199
Pin
VDDSPD
VDDID
DQS5
DQS6
DQS7
Front
DQ34
DQ35
DQ40
DQ41
DQ42
DQ43
DQ48
DQ49
DQ50
DQ51
DQ56
DQ57
DQ58
DQ59
VDD
VDD
VDD
VDD
VDD
VDD
SDA
VSS
VSS
VSS
VSS
VSS
VSS
SCL
DM0 ~7,8(for ECC) Data - in mask
Pin Name
VDDSPD
Pin
SA0 ~ 2
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
52
54
56
58
60
62
64
66
VDDID
2
4
6
8
VDDQ
VREF
VDD
VSS
SDA
SCL
NC
KEY
VREF
DQ12
DQ13
DQ14
DQ15
DQ20
DQ21
DQ22
DQ23
DQ28
DQ29
DQ30
Back
VDD
DM0
VDD
DM1
VDD
VDD
VDD
DM2
VDD
DM3
VSS
DQ4
DQ5
DQ6
VSS
DQ7
VSS
VSS
VSS
VSS
VSS
Power supply
(2.5V for DDR266/333, 2.6V for DDR400)
Power Supply for DQS
(2.5V for DDR266/333, 2.6V for DDR400)
Ground
Power supply for reference
Serial EEPROM Power/Supply ( 2.3V to 3.6V )
Serial data I/O
Serial clock
Address in EEPROM
VDD, VDDQ level detection
No connection
100
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
Pin
68
70
72
74
76
78
80
82
84
86
88
90
92
94
96
98
*DU/(RESET)
*DU(BA2)
DQ31
CKE0
DQ36
DQ37
Back
DM8
VDD
DM4
VDD
VSS
VDD
VSS
VSS
VDD
VDD
VSS
RAS
CAS
VSS
VDD
CB4
CB5
CB6
CB7
BA1
CS1
A11
Rev. 1.5 June 2005
DU
A8
A6
A4
A2
A0
Function
DDR SDRAM
136
138
140
142
144
146
148
150
152
154
156
158
160
162
164
166
168
170
172
174
176
178
180
182
184
186
188
190
192
194
196
200
Pin
198
DQ38
DQ39
DQ44
DQ45
DQ46
DQ47
DQ52
DQ53
DQ54
DQ55
DQ60
DQ61
DQ62
DQ63
Back
VSS
VDD
DM5
VSS
VDD
VSS
VDD
DM6
VSS
VDD
DM7
VSS
VDD
CK1
CK1
SA0
SA1
SA2
DU