m391t2953cz3-ce7 Samsung Semiconductor, Inc., m391t2953cz3-ce7 Datasheet - Page 8
![no-image](/images/no-image-200.jpg)
m391t2953cz3-ce7
Manufacturer Part Number
m391t2953cz3-ce7
Description
Ddr2 Unbuffered Sdram Module 240pin Unbuffered Module Based On 512mb C-die 64/72-bit Non-ecc/ecc
Manufacturer
Samsung Semiconductor, Inc.
Datasheet
1.M391T2953CZ3-CE7.pdf
(22 pages)
256MB, 512MB, 1GB Unbuffered DIMMs
Functional Block Diagram: 1GB, 128Mx64 Module
S1
S0
DQS0
DQS0
DM0
DQS1
DQS1
DM1
DQS2
DQS2
DM2
DQS3
DQS3
DM3
BA0 - BA1
A0 - A13
CKE0
CKE1
ODT0
ODT1
RAS
CAS
WE
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
V
V
VREF
V
DDSPD
DD
SS
/V
DDQ
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
BA0-BA1 : DDR2 SDRAMs D0 - D15
A0-A13 : DDR2 SDRAMs D0 - D15
CKE : DDR2 SDRAMs D0 - D7
CKE : DDR2 SDRAMs D8 - D15
RAS : DDR2 SDRAMs D0 - D15
CAS : DDR2 SDRAMs D0 - D15
WE : DDR2 SDRAMs D0 - D15
ODT : DDR2 SDRAMs D0 - D7
ODT : DDR2 SDRAMs D8 - D15
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D0
D1
D2
D3
M378T2953CZ3 / M378T2953CZ0
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
Serial PD
D0 - D15
D0 - D15
D0 - D15
CS DQS DQS
CS DQS DQS
CS DQS DQS
D8
D9
CS DQS DQS
D10
D11
SCL
WP
DQS4
DQS4
DM4
DQS5
DQS5
DM5
DQS6
DQS6
DM6
DQS7
DQS7
DM7
Notes :
1. DQ,DM, DQS/DQS resistors : 22 Ohms
2. BAx, Ax, RAS, CAS, WE resistors : 3 Ohms
SA0
A0
(Populated as 2 ranks of x8 DDR2 SDRAMs)
Serial PD
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
SA1
A1
SA2
A2
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
SDA
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D4
D5
D6
D7
Clock Input
*CK0/
*CK1/
*CK2/
r
5%.
DM
DM
DM
DM
Rev. 1.2 Aug. 2005
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
*Wire per Clock Loading
r
CK0
CK1
CK2
Table/Wiring Diagrams
5%.
* Clock Wiring
DDR2 SDRAM
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D12
D13
D14
D15
4 DDR2 SDRAMs
6 DDR2 SDRAMs
6 DDR2 SDRAMs
DDR2 SDRAMs