HSC-ADC-EVALB-DC Analog Devices Inc, HSC-ADC-EVALB-DC Datasheet - Page 15
![no-image](/images/manufacturer_photos/0/0/57/analog_devices_inc_sml.jpg)
HSC-ADC-EVALB-DC
Manufacturer Part Number
HSC-ADC-EVALB-DC
Description
KIT EVAL ADC FIFO DUAL-CH USB HS
Manufacturer
Analog Devices Inc
Datasheet
1.HSC-ADC-EVALB-DC.pdf
(28 pages)
Specifications of HSC-ADC-EVALB-DC
Lead Free Status / Rohs Status
Not Compliant
CHB
CHA
CLKB
CLKA
J104
MSB
MSB
LSB
LSB
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18
A19
A20
A21
A22
A23
A24
A25
A26
A27
A28
A29
A30
A31
A32
A33
A34
A35
A36
A37
A38
A39
A40
D1_15
D1_14
D1_13
D1_12
D1_11
D1_10
D1_9
D1_8
D1_7
D1_6
D1_5
D1_4
D1_3
D1_2
D1_1
D1_0
CTRL_B
D2_15
D2_14
D2_13
D2_12
D2_11
D2_10
D2_9
D2_8
D2_7
D2_6
D2_5
D2_4
D2_3
D2_2
D2_1
D2_0
CTRL_D
TEST POINTS
DUT_CLK1
DUT_CLK2
D1_13
D1_12
D1_7
D1_6
D1_3
D1_2
D1_15
D1_14
D1_11
D1_10
D1_9
D1_8
D1_5
D1_4
D1_1
D1_0
D2_15
D2_14
D2_13
D2_10
D2_7
D2_6
D2_5
D2_2
CTRL_D
CTRL_B
D2_12
D2_11
D2_9
D2_8
D2_4
D2_3
D2_1
D2_0
J104
CMOS INPUTS
B1
B2
B3
B4
B5
B6
B7
B8
B9
B10
B11
B12
B13
B14
B15
B16
B17
B18
B19
B20
B21
B22
B23
B24
B25
B26
B27
B28
B29
B30
B31
B32
B33
B34
B35
B36
B37
B38
B39
B40
CTRL_A
D2_17
D2_16
D1_17
D1_16
PLACEMENT OF HEADER KEY HERE
CTRL_C
TEST POINTS
CTRL_A
D2_17
D2_16
D1_17
D1_16
CTRL_C
Figure 6. Schematic (Continued)
J104
PLACEMENT OF HEADER KEY HERE
Rev. 0 | Page 15 of 28
C1
C2
C3
C4
C5
C6
C7
C8
C9
C10
C11
C12
C13
C14
C15
C16
C17
C18
C19
C20
C21
C22
C23
C24
C25
C26
C27
C28
C29
C30
C31
C32
C33
C34
C35
C36
C37
C38
C39
C40
HSC-ADC-EVALB-SC/HSC-ADC-EVALB-DC
SDO
16
15
14
13
12
11
10
9
ALL SPI LABELS ARE WITH
RESPECT TO THE DUT.
RZ101
22
1
2
3
4
5
6
7
8
19
18
17
16
15
14
13
12
11
OE2
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
74VHC541MTC
10
U102
20
GND
VCC
VCC
OE
A0
A1
A2
A3
A4
A5
A6
A7
1
2
3
4
5
6
7
8
9
CSB1
CSB2
SCLK
CSB3
CSB4
R103
10k
10k
R104
SDI