SAA7118E NXP Semiconductors, SAA7118E Datasheet - Page 175

• Manufacturer Part Number: SAA7118E
• Manufacturer: NXP Semiconductors

Specifications of SAA7118E

• Adc/dac Resolution: 9b
• Screening Level: Commercial
• Package Type: LBGA
• Pin Count: 156
• Lead Free Status / RoHS Status: Compliant

NXP Semiconductors
24. Contents
1
2
2.1
2.2
2.3
2.4
2.5
2.6
2.7
2.8
3
4
5
6
7
7.1
7.2
8
8.1
8.1.1
8.1.1.1
8.1.1.2
8.1.2
8.1.2.1
8.1.2.2
8.1.2.3
8.1.3
8.1.4
8.1.5
8.2
8.2.1
8.2.2
8.2.3
8.3
8.4
8.4.1
8.4.1.1
8.4.1.2
8.4.1.3
8.4.2
8.4.2.1
SAA7118_7
Product data sheet
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Quick reference data . . . . . . . . . . . . . . . . . . . . . 5
Ordering information . . . . . . . . . . . . . . . . . . . . . 5
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Pinning information . . . . . . . . . . . . . . . . . . . . . . 7
Functional description . . . . . . . . . . . . . . . . . . 16
Video acquisition/clock . . . . . . . . . . . . . . . . . . . 2
Video decoder. . . . . . . . . . . . . . . . . . . . . . . . . . 2
Component video processing . . . . . . . . . . . . . . 2
Video scaler . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
VBI data decoder and slicer . . . . . . . . . . . . . . . 3
Audio clock generation . . . . . . . . . . . . . . . . . . . 3
Digital I/O interfaces . . . . . . . . . . . . . . . . . . . . . 3
Miscellaneous . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 8
Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Analog input processing . . . . . . . . . . . . . . . . . 16
Clamping. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Gain control . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Chrominance and luminance processing . . . . 21
Chrominance path . . . . . . . . . . . . . . . . . . . . . 22
Luminance path . . . . . . . . . . . . . . . . . . . . . . . 26
Brightness Contrast Saturation (BCS) control
and decoder output levels. . . . . . . . . . . . . . . . 32
Synchronization . . . . . . . . . . . . . . . . . . . . . . . 33
Clock generation circuit . . . . . . . . . . . . . . . . . 33
Power-on reset and CE input . . . . . . . . . . . . . 34
Component video processing . . . . . . . . . . . . . 36
RGB-to-(Y-C
Downformatter . . . . . . . . . . . . . . . . . . . . . . . . 37
Component video BCS control . . . . . . . . . . . . 38
Decoder output formatter . . . . . . . . . . . . . . . . 39
Scaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Acquisition control and task handling
(subaddresses 80h, 90h, 91h, 94h to 9Fh
and C4h to CFh) . . . . . . . . . . . . . . . . . . . . . . . 46
Input field processing . . . . . . . . . . . . . . . . . . . 47
Task handling . . . . . . . . . . . . . . . . . . . . . . . . . 48
Output field processing . . . . . . . . . . . . . . . . . . 49
Horizontal scaling . . . . . . . . . . . . . . . . . . . . . . 51
Horizontal prescaler (subaddresses A0h to
A7h and D0h to D7h) . . . . . . . . . . . . . . . . . . . 51
B
-C
R
) matrix . . . . . . . . . . . . . . . . 37
Rev. 07 — 7 July 2008
Multistandard video decoder with adaptive comb filter
8.4.2.2
8.4.3
8.4.3.1
8.4.3.2
8.4.3.3
8.5
8.6
8.6.1
8.6.2
8.6.3
8.6.4
8.6.5
8.7
8.7.1
8.7.2
8.7.3
9
9.1
9.2
9.3
9.4
9.4.1
9.4.1.1
9.4.1.2
9.4.1.3
9.4.1.4
9.4.2
9.4.3
9.5
9.5.1
9.5.2
9.6
9.7
9.8
9.8.1
9.8.2
10
Input/output interfaces and ports . . . . . . . . . 70
I
2
C-bus description . . . . . . . . . . . . . . . . . . . . . 83
Horizontal fine scaling (variable phase delay
filter; subaddresses A8h to AFh and D8h to
DFh) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Vertical scaling . . . . . . . . . . . . . . . . . . . . . . . . 56
Line FIFO buffer (subaddresses 91h, B4h
and C1h, E4h) . . . . . . . . . . . . . . . . . . . . . . . . 56
Vertical scaler (subaddresses B0h to BFh
and E0h to EFh) . . . . . . . . . . . . . . . . . . . . . . . 57
Use of the vertical phase offsets . . . . . . . . . . 58
VBI data decoder and capture
(subaddresses 40h to 7Fh) . . . . . . . . . . . . . . 61
Image port output formatter
(subaddresses 84h to 87h) . . . . . . . . . . . . . . 62
Scaler output formatter
(subaddresses 93h and C3h). . . . . . . . . . . . . 63
Video FIFO (subaddress 86h) . . . . . . . . . . . . 63
Text FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Video and text arbitration (subaddress 86h) . 64
Data stream coding and reference signal
generation (subaddresses 84h, 85h and 93h) 65
Audio clock generation
(subaddresses 30h to 3Fh) . . . . . . . . . . . . . . 67
Master audio clock . . . . . . . . . . . . . . . . . . . . . 68
Signals ASCLK and ALRCLK. . . . . . . . . . . . . 69
Other control signals . . . . . . . . . . . . . . . . . . . 69
Analog terminals . . . . . . . . . . . . . . . . . . . . . . 70
Audio clock signals. . . . . . . . . . . . . . . . . . . . . 71
Clock and real-time synchronization signals . 71
Interrupt handling . . . . . . . . . . . . . . . . . . . . . . 72
Interrupt flags . . . . . . . . . . . . . . . . . . . . . . . . . 72
Power state . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Video decoder . . . . . . . . . . . . . . . . . . . . . . . . 72
VBI data slicer . . . . . . . . . . . . . . . . . . . . . . . . 73
Scaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Status reading conditions. . . . . . . . . . . . . . . . 73
Erasing conditions . . . . . . . . . . . . . . . . . . . . . 73
Video expansion port (X port) . . . . . . . . . . . . 73
X port configured as output . . . . . . . . . . . . . . 74
X port configured as input . . . . . . . . . . . . . . . 77
Image port (I port) . . . . . . . . . . . . . . . . . . . . . 77
Host port for 16-bit extension of video data
I/O (H port) . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Basic input and output timing diagrams I port
and X port . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
I port output timing . . . . . . . . . . . . . . . . . . . . . 80
X port input timing . . . . . . . . . . . . . . . . . . . . . 80
SAA7118
© NXP B.V. 2008. All rights reserved.
continued >>
175 of 177