M470L3324CU0-CA2 SAMSUNG [Samsung semiconductor], M470L3324CU0-CA2 Datasheet - Page 7

• Manufacturer Part Number: M470L3324CU0-CA2
• Description: DDR SDRAM Unbuffered Module 18 4 pin Unbuffered Module based on 512Mb C-die
• Manufacturer: SAMSUNG [Samsung semiconductor]

256MB, 512MB Unbuffered SODIMM
6.2 512MB, 64M x 64 Non ECC Module (M470L6524CU0)
(Populated as 2 bank of x16 DDR SDRAM Module)
V
WE
BA0 - BA1
A0 - A12
RAS
CAS
CKE0
CKE1
DD
V
VREF
V
DDSPD
/V
SS
DDQ
CS1
CS0
DQS0
DM0
DQS1
DM1
DQS2
DM2
DQS3
DM3
DQ 8
DQ 9
DQ 10
DQ 11
DQ 12
DQ 13
DQ 14
DQ 15
DQ 16
DQ 17
DQ 18
DQ 19
DQ 20
DQ 21
DQ 22
DQ 23
DQ 24
DQ 25
DQ 26
DQ 27
DQ 28
DQ 29
DQ 30
DQ 31
DQ 0
DQ 1
DQ 2
DQ 3
DQ 4
DQ 5
DQ 6
DQ 7
WE: SDRAMs D0 - D7
BA0-BA1: DDR SDRAMs D0 - D7
A0-A12: DDR SDRAMs D0 - D7
RAS: SDRAMs D0 - D7
CAS: SDRAMs D0 - D7
CKE: SDRAMs D0 - D3
CKE: SDRAMs D4 - D7
LDQS
LDM
I/0 15
I/0 14
I/0 13
I/0 12
I/0 11
I/0 10
I/0 9
I/0 8
UDQS
UDM
I/0 7
I/0 6
I/0 5
I/0 4
I/0 3
I/0 2
I/0 1
I/0 0
LDQS
LDM
I/0 15
I/0 14
I/0 13
I/0 12
I/0 11
I/0 10
I/0 9
I/0 8
UDQS
UDM
I/0 7
I/0 6
I/0 5
I/0 4
I/0 3
I/0 2
I/0 1
I/0 0
D0 - D7
D0 - D7
D0 - D7
SPD
D0
D1
CS
CS
LDQS
LDM
I/0 0
I/0 1
I/0 2
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
UDQS
UDM
I/0 8
I/0 9
I/0 10
I/0 11
I/0 12
I/0 13
I/0 14
I/0 15
LDQS
LDM
I/0 0
I/0 1
I/0 2
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
UDQS
UDM
I/0 8
I/0 9
I/0 10
I/0 11
I/0 12
I/0 13
I/0 14
I/0 15
SCL
WP
CK0/CK0
CK1/CK1
CK2/CK2
Clock
Input
CS
D4
CS
D5
SA0
A0
Serial PD
Clock Wiring
SA1
A1
DQS4
DM4
DQS5
DM5
DQS6
DM6
DQS7
DM7
4 SDRAMs
4 SDRAMs
SDRAMs
DQ 32
DQ 33
DQ 34
DQ 35
DQ 36
DQ 37
DQ 38
DQ 39
DQ 40
DQ 41
DQ 42
DQ 43
DQ 44
DQ 45
DQ 46
DQ 47
DQ48
DQ 49
DQ 50
DQ 51
DQ 52
DQ 53
DQ 54
DQ 55
DQ 56
DQ 57
DQ 58
DQ 59
DQ 60
DQ 61
DQ 62
DQ 63
SA2
A2
NC
SDA
LDQS
LDM
I/0 15
I/0 14
I/0 13
I/0 12
I/0 11
I/0 10
I/0 9
I/0 8
UDQS
UDM
I/0 7
I/0 6
I/0 5
I/0 4
I/0 3
I/0 2
I/0 1
I/0 0
LDQS
LDM
I/0 15
I/0 14
I/0 13
I/0 12
I/0 11
I/0 10
I/0 9
I/0 8
UDQS
UDM
I/0 7
I/0 6
I/0 5
I/0 4
I/0 3
I/0 2
I/0 1
I/0 0
CK0/1/2
CK0/1/2
Notes:
1. DQ-to-I/O wiring is shown as recom-
mended but may be changed.
2. DQ/DQS/DM/CKE/CS relationships must
be maintained as shown.
3. DQ, DQS, DM/DQS resistors: 22 Ohms.
CS
D2
CS
D3
Card
Edge
R=120
*Clock Net Wiring
Ω
Rev. 1.2 June 2005
LDQS
LDM
I/0 0
I/0 1
I/0 2
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
UDQS
UDM
I/0 8
I/0 9
I/0 10
I/0 11
I/0 12
I/0 13
I/0 14
I/0 15
LDQS
LDM
I/0 0
I/0 1
I/0 2
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
UDQS
UDM
I/0 8
I/0 9
I/0 10
I/0 11
I/0 12
I/0 13
I/0 14
I/0 15
DDR SDRAM
D6
D7
CS
CS
D0/D2/Cap
D1/D3/Cap
D4/D6/Cap
D5/D7/Cap