74AVC16834ADGG,118 NXP Semiconductors, 74AVC16834ADGG,118 Datasheet - Page 8

• Manufacturer Part Number: 74AVC16834ADGG,118
• Description: IC UNIV BUS DVR 18BIT 56TSSOP
• Manufacturer: NXP Semiconductors
• Series: 74AVCr

Specifications of 74AVC16834ADGG,118

• Logic Type: Universal Bus Driver, CMOS
• Number Of Circuits: 18-Bit
• Current - Output High, Low: 12mA, 12mA
• Voltage - Supply: 1.2 V ~ 3.6 V
• Operating Temperature: -40°C ~ 85°C
• Mounting Type: Surface Mount
• Package / Case: 56-TSSOP
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Other names: 74AVC16834ADG-T; 74AVC16834ADG-T; 935267931118

Philips Semiconductors
AC WAVEFORMS FOR V
RANGE
V
V
V
V
output load.
V
AC WAVEFORMS FOR V
V
V
V
V
V
output load.
V
2002 Sep 11
M
X
Y
OL
I
M
X
Y
OL
I
CC
Waveform 2. Latch enable input (LE) pulse width, the latch
= V
= V
Waveform 3. The clock (CP) to Yn propagation delays, the
18-bit registered driver with inverted register enable
and Dynamic Controlled Outputs
= V
= V
= V
= V
Waveform 1. Input (An) to output (Yn) propagation delay
= 0.5 V
= 0.5 V
Yn OUTPUT
Yn OUTPUT
and V
and V
V
A
INPUT
GND
V
Y
OUTPUT
V
CP INPUT
LE INPUT
< 2.3 V RANGE
clock pulse width and the maximum clock frequency.
CC
CC
I
n
OH
n
OL
OL
OH
OL
OH
enable input to output (Yn) propagation delays.
GND
GND
+ 0.300 V
+ 0.15 V
V
V
– 0.300 V
– 0.15 V
V
V
OH
OH
CC
CC
OH
OH
OL
OL
V
V
NOTE: V
I
I
are the typical output voltage drop that occur with the
are the typical output voltage drop that occur with the
NOTE: V
NOTE: V
M
V
= 0.5V
M
M
t
M
PHL
= 0.5 V
= 0.5V
V
V
t
t
PHL
PHL
M
M
CC
t
t
W
CC
W
at V
CC
1/f
V
at V
at V
M
CC
V
MAX
V
CC
CC
M
M
CC
= 2.3 to 2.7 V
CC
= 2.3 to 2.7 V
= 3.0 V TO 3.6 V
= 2.3 V TO 2.7 V AND
= 2.3 to 2.7 V
t
t
PLH
PLH
V
V
M
M
t
PLH
SH00165
SH00135
SH00132
(3-State)
8
Waveform 4. Data set-up and hold times for the An input to the
Waveform 5. Data set-up and hold times for the An input to the
An
INPUT
NOTE: The shaded areas indicate when the input is permitted to change
LE
INPUT
OUTPUT
LOW-to-OFF
OFF-to-LOW
OUTPUT
HIGH-to-OFF
OFF-to-HIGH
Yn OUTPUT
nOE INPUT
GND
GND
NOTE: The shaded areas indicate when the input is permitted to change
CP INPUT
GND
V
V
An INPUT
V
GND
NOTE: V
É É É
É É É
É É É
V
OL
OH
V
V
CC
I
I
I
for predictable output performance.
Waveform 6. 3-State enable and disable times
V
GND
GND
M
V
V
OH
for predictable output performance.
OL
M
= 0.5V
V
V
V
I
I
M
= 0.5V
É É É É
É É É É
É É É É
= 0.5V
CC
V
M
CC
t
at V
SU
CC
outputs
enabled
V
at V
M
at V
t
CC
PLZ
É É É É É É É É
É É É É É É É É
É É É É É É É É
V
t
PHZ
CC
M
= 2.3 to 2.7 V
CC
clock CP input
th
= 2.3 to 2.7 V
V
= 2.3 to 2.7 V
M
t
su
LE input
É É É É É É É
É É É É É É É
É É É É É É É
V
t
X
h
V
Y
74AVC16834A
outputs
disabled
V
M
t
SU
t
PZL
t
PZH
t
su
É É É
É É É
É É É
É É É
É É É
É É É
th
Product data
V
SH00166
SH00136
M
t
SH00137
V
h
M
outputs
enabled