m391b5273bh1 Samsung Semiconductor, Inc., m391b5273bh1 Datasheet - Page 10

• Manufacturer Part Number: m391b5273bh1
• Description: Ddr3 Sdram
• Manufacturer: Samsung Semiconductor, Inc.

9.0 Functional Block Diagram:
Unbuffered DIMM
9.1 4GB, 512Mx64 Module
BA0 - BA2
A0 - A15
CKE1
CKE0
ODT0
ODT1
S1
S0
DQS0
DQS0
DM0
DQS1
DQS1
DM1
DQS2
DQS2
DM2
DQS3
DQS3
DM3
RAS
CAS
CK0
CK1
WE
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
BA0-BA2 : SDRAMs D0 - D15
A0-A15 : SDRAMs D0 - D15
CKE : SDRAMs D8 - D15
CKE : SDRAMs D0 - D7
RAS : SDRAMs D0 - D15
CAS : SDRAMs D0 - D15
WE : SDRAMs D0 - D15
ODT : SDRAMs D0 - D7
ODT : SDRAMs D8 - D15
CK : SDRAMs D0 - D7
CK : SDRAMs D8 - D15
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D0
D1
D2
D3
(Populated as 2 ranks of x8 DDR3 SDRAMs)
ZQ
ZQ
ZQ
ZQ
V
DM
DM
DM
DM
DD
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
SCL
V
V
V
DDSPD
REFDQ
/V
REFCA
DDQ
V
SS
10 of 33
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D8
D9
D10
D11
WP
SA0
A0
Serial PD
ZQ
ZQ
ZQ
ZQ
SA1
A1
DQS4
DQS4
DM4
DQS5
DQS5
DM5
DQS6
DQS6
DM6
DQS7
DQS7
DM7
SA2
A2
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
SPD
D0 - D15
D0 - D15
D0 - D15
D0 - D15
SDA
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
Note :
1. DQ-to-I/O wiring is shown as recommended but may be
2. DQ/DQS/DQS/ODT/DM/CKE/S relationships must be
3. DQ, DM, DQS/DQS resistors: Refer to associated
4. Refer to section 7.1 of this document for details on
5. For each DRAM, a unique ZQ resistor is connected to
6. One SPD exists per module.
ground. The ZQ resistor is 240 Ohm +/- 1%
changed.
maintained as shown.
topology diagram.
address mirroring.
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D4
D5
D6
D7
Rev. 1.0 December 2008
ZQ
ZQ
ZQ
ZQ
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DDR3 SDRAM
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D12
D13
D14
D15
ZQ
ZQ
ZQ
ZQ