hd66789 Renesas Electronics Corporation., hd66789 Datasheet - Page 68

• Manufacturer Part Number: hd66789
• Description: 528-channel, One-chip Driver For Amorphous Tft Panels With 262,144-color Display Ram, Power Supply Circuit, And Gate Circuit
• Manufacturer: Renesas Electronics Corporation.

HD66789
Instruction List (T.B.D.)
Rev.0.12, May 09 2003, page 68 of 156
Upper
Index
SR
0*
1*
2*
3*
4*
5*
6*
7*
-
Main Category
Coordination
Control
Display Control
Power Control
RAM Access
Status Read
γ
Index
Control
Index
0Ah
0Bh
0Ch
0Dh
0Eh
0Fh
1Ah
1Bh
1Ch
1Dh
1Eh
1Fh
2Ah
2Bh
2Ch
2Dh
2Eh
2Fh
3Ah
3Bh
3Ch
3Dh
3Eh
3Fh
4Ah
4Bh
4Ch
4Dh
4Eh
4Fh
00h
01h
02h
03h
04h
05h
06h
07h
08h
09h
10h
11h
12h
13h
14h
15h
16h
17h
18h
19h
20h
21h
22h
23h
24h
25h
26h
27h
28h
29h
30h
31h
32h
33h
34h
35h
36h
37h
38h
39h
40h
41h
42h
43h
44h
45h
46h
47h
48h
49h
*
*
*
External Display Interface
RAM Write Data Mask (1)
RAM Write Data Mask (2)
First Screen Driving Position
Frame Cycle Adjustment
Gate Scan Start Position
Horizontal RAM Address
Sub Category
LCD AC driving Control
Second Screen Driving
Compare Register (1)
Compare Register (2)
RAM data Write/Read
Vertical Scroll Control
Vertical RAM Address
Driver Output Control
Device Code Read
Display Control (1)
Display Control (2)
Display Control (3)
RAM Address Set
Power Control (1)
Power Control (2)
Power Control (3)
Power Control (4)
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Oscillation Start
γ
γ
γ
γ
γ
γ
γ
γ
γ
Status Read
γ
Entry Mode
Command
Control (10)
Control (1)
Control (2)
Control (3)
Control (4)
Control (5)
Control (6)
Control (7)
Control (8)
Control (9)
Position
Position
Position
Control
Control
Index
T.B.D.
Note 1) The numerals in parenthesis in the bit cells are initialized value.
Note 2) Do not access to the"Setting Disabled" indexes.
AD15
SE17
SE27
HEA7
VEA7
NO1
IB15
TRI
L7
(0)
(0)
(0)
(1)
(1)
(1)
(1)
*
*
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
VSPL
DFM1
SAP2
AD14
HEA6
VEA6
SE16
SE26
IB14
NO0
(0)
(0)
(0)
(0)
(0)
(1)
(1)
(0)
(1)
L6
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
*
*
RAM
VCOM
WM11
HSPL
DFM0
HEA5
CP11
SDT1
SAP1
AD13
SE15
SE25
VEA5
IB13
L5
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(1)
(1)
(1)
(1)
G
*
*
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
VRP14
VRN14
WM10
CP10
SDT0
SAP0
VDV4
AD12
SE14
SE24
HEA4
VEA4
BGR
IB12
DPL
PT1
Upper Code
L4
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(1)
(1)
(0)
(0)
*
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
*
WD17-0 /RAM
VRP13
VRN13
FLD
VDV3
AD11
HEA3
VEA3
WM9
SE13
SE23
IB11
EPL
CP9
PT0
EQ1
FP3
(0)
(0)
(0)
(0)
(1)
(0)
(0)
(0)
(0)
(0)
(0)
(1)
(1)
(1)
(1)
L3
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
*
*
PKP12
PKP32
PKP52
PRP12
PKN12
PKN32
PKN52
PRN12
VRP12
VRN12
FLD0
VLE2
DC12
VDV2
AD10
WM8
SE12
SE22
HEA2
VEA2
IB10
EQ0
CP8
FP2
BT2
SM
L2
(0)
(1)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(1)
(1)
(1)
(1)
*
*
1
0
0
0
0
0
0
0
0
PKP11
PKP31
PKP51
PRP11
PKN11
PKN31
PKN51
PRN11
VRP11
VRN11
HWM
VLE1
DC11
VDV1
SE11
SE21
HEA1
VEA1
DIV1
WM7
CP7
FP1
BT1
AD9
IB9
GS
B/C
L1
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(1)
(1)
(1)
(1)
1
0
0
0
0
0
0
0
*
*
(RD17-0)
PRN10
VRN10
PKP10
PKP30
PKP50
PRP10
PKN10
PKN30
PKN50
VRP10
DC10
VDV0
HEA0
VEA0
DIV0
WM6
SE10
SE20
EOR
CP6
SPT
AD8
FP0
RM
BT0
IB8
SS
L0
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(1)
(1)
(1)
(1)
1
0
0
0
0
0
0
0
*
*
SS17
SS27
HSA7
VSA7
AD7
VL7
IB7
(0)
(0)
(0)
(0)
(0)
(0)
*
0
*
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
DC02
HSA6
VSA6
SS16
SS26
AP2
AD6
VL6
ID6
IB6
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
*
WM17
PTG1
HSA5
VSA5
NW5
CP17
GON
DC01
WM5
SS15
SS25
CP5
DM1
AD5
AP1
VL5
IB5
ID5
ID1
(0)
(1)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
0
*
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
VCM4
WM16
CP16
PTG0
DC00
WM4
SCN4
SS14
SS24
HSA4
VSA4
NW4
DM0
PON
NL4
CP4
DTE
AP0
AD4
VL4
Lower Code
IB4
ID4
ID0
(1)
(0)
(1)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
0
*
0
0
0
0
0
0
0
0
0
0
0
VRP03
VRN03
WM15
CP15
RTN3
VRH3
VCM3
SCN3
HSA3
VSA3
NW3
ISC3
WM3
SS13
SS23
CP3
BP3
AD3
ID3
NL3
AM
VL3
IB3
(1)
(0)
(0)
(0)
(0)
CL
(0)
(1)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
0
1
0
0
0
0
0
0
0
0
0
0
0
*
PKP02
PKP22
PKP42
PRP02
PKN02
PKN22
PKN42
PRN02
VRP02
VRN02
VRH2
VCM2
WM14
SCN2
CP14
RTN2
WM2
SS12
SS22
HSA2
VSA2
NW2
CP2
REV
ISC2
VC2
AD2
NL2
LG2
BP2
VL2
IB2
ID2
DK
(1)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(1)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
0
*
0
0
PKP01
PKP21
PKP41
PRP01
PKN01
PKN21
PKN41
PRN01
VRP01
VRN01
VCM1
WM13
CP13
RTN1
VRH1
SCN1
SS11
SS21
HSA1
VSA1
NW1
ISC1
RIM1
WM1
ID21
NL1
LG1
CP1
BP1
SLP
VC1
AD1
VL1
IB1
(0)
(0)
(0)
(0)
(0)
D1
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
0
0
*
PRN00
VRN00
WM12
PKP00
PKP20
PKP40
PRP00
PKN00
PKN20
PKN40
VRP00
RTN0
VRH0
VCM0
SCN0
HSA0
VSA0
NW0
CP12
ISC0
RIM0
WM0
SS10
SS20
LG0
CP0
BP0
STB
VC0
AD0
NL0
VL0
IB0
ID0
D0
(1)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
0
1
1
Preliminary
Note
789
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0