E28F320J5100 Intel, E28F320J5100 Datasheet - Page 11

• Manufacturer Part Number: E28F320J5100
• Manufacturer: Intel

NOTE:
1.
2.
2.0 PRINCIPLES OF OPERATION
The Intel StrataFlash memory devices include an
on-chip WSM to manage block erase, program, and
lock-bit configuration functions. It allows for 100%
TTL-level control inputs, fixed power supplies
during
configuration, and minimal processor overhead with
RAM-like interface timings.
28F016SA
28F016SV
RY/BY#
PRELIMINARY
CE
CE
GND
DQ
DQ
WE#
WP#
DQ
DQ
V
V
pins be connected to their respected power supplies (i.e., Pin 42 = V
For compatibility with future generations of Intel StrataFlash memory, this NC (pin 23) should be connected to GND
NC
OE#
3/5#
DQ
DQ
DQ
DQ
V
CC
A
A
A
A
A
A
A
A
A
CC
0
1
CC
12
13
14
15
20
19
18
17
16
14
15
13
12
#
#
6
7
5
4
(Pin 42) and GND (Pin 15) are not internally connected. For future device revisions, it is recommended that these
block
28F160S5
Highlights pinout changes.
RY/BY#
CE
CE
GND
DQ
DQ
WE#
WP#
DQ
DQ
V
NC
OE#
DQ
DQ
DQ
DQ
V
CC
A
A
A
A
NC
A
A
A
A
A
0
1
CC
12
13
14
15
20
19
18
17
16
14
15
13
12
#
#
6
7
5
4
28F320S5
RY/BY#
erasure,
CE
CE
GND
DQ
DQ
WE#
WP#
DQ
DQ
V
OE#
DQ
DQ
DQ
DQ
V
A
A
A
A
NC
A
A
A
A
A
A
CC
CC
0
1
12
13
14
15
21
20
19
18
17
16
14
15
13
12
#
#
6
7
5
4
Figure 4. SSOP Lead Configuration (64 Mbit and 32 Mbit)
28F640J5
GND
DQ
DQ
WE#
DQ
DQ
V
STS
OE#
DQ
DQ
DQ
DQ
CE
CE
V
CCQ
A
A
A
A
A
A
A
A
A
A
A
NC
CC
12
13
14
15
22
21
20
19
18
17
16
14
15
13
12
program,
INTEL
0
1
6
7
5
4
GND
DQ
DQ
WE#
DQ
DQ
V
28F320J5
OE#
STS
CE
CE
DQ
DQ
DQ
DQ
V
NC
NC
CCQ
A
A
A
A
A
A
A
A
A
A
CC
12
13
14
15
21
20
19
18
17
16
14
15
13
12
0
1
6
7
5
4
®
StrataFlash™ MEMORY TECHNOLOGY, 32 AND 64 MBIT
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
1
2
3
4
5
6
7
8
9
lock-bit
StrataFlash™ Memory
16 mm x 23.7 mm
Standard Pinout
56-Lead SSOP
Top View
Intel
®
After initial device power-up or return from
reset/power-down mode (see Bus Operations), the
device defaults to read array mode. Manipulation of
external memory control pins allows array read,
standby, and output disable operations.
Read array, status register, query, and identifier
codes can be accessed through the CUI (Command
User Interface) independent of the V
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
CC
and Pin 15 = GND).
28F320J5
V
RP#
A
A
A
A
A
A
A
A
A
A
GND
A
V
DQ
DQ
DQ
DQ
A
BYTE#
NC
CE
DQ
DQ
DQ
DQ
GND
PEN
11
10
9
1
2
3
4
5
6
7
8
CC
0
2
9
1
8
0
2
10
3
11
28F640J5
V
RP#
A
A
A
A
A
A
A
A
A
A
GND
A
V
DQ
DQ
DQ
DQ
A
BYTE#
NC
CE
DQ
DQ
DQ
DQ
GND
PEN
11
10
9
1
2
3
4
5
6
7
8
CC
0
2
9
1
8
0
2
10
3
11
28F320S5
V
RP#
A
A
A
A
A
A
A
A
A
A
GND
A
V
DQ
DQ
DQ
DQ
A
BYTE#
NC
NC
DQ
DQ
DQ
DQ
GND
PP
11
10
9
1
2
3
4
5
6
7
8
CC
0
9
1
8
0
2
10
3
11
28F160S5
V
RP#
A
A
A
A
A
A
A
A
A
A
GND
A
V
DQ
DQ
DQ
DQ
A
BYTE#
NC
NC
DQ
DQ
DQ
DQ
GND
PP
11
10
9
1
2
3
4
5
6
7
8
CC
0
PEN
9
1
8
0
2
10
3
11
28F016SA
28F016SV
voltage.
V
RP#
A
A
A
A
A
A
A
A
A
A
GND
A
V
DQ
DQ
DQ
DQ
A
BYTE#
NC
NC
DQ
DQ
DQ
DQ
GND
PP
11
10
9
1
2
3
4
5
6
7
8
CC
0
0606_04
9
1
8
0
2
10
3
11
11