dq8051xp Digital Core Design, dq8051xp Datasheet

Page 1

... This ratio is extended by an advanced power man‐ agement unit PMU.  DQ8051XP  soft  core  is  100%  binary‐ compatible  with  the  industry  standard  8051  8‐bit  microcontroller.  DQ8051  has  build‐in  configurable  ...

Page 2

... Area  utilized  by  the  each  unit  of  DQ8051XP  core in vendor specific technologies is summarized  in table below.  ...

Page 3

Program Memory  ○ Internal (direct) Data Memory  ○ Special Function Registers (SFRs)  ○ External Data Memory  ○ Code execution breakpoints  ○ two real‐time PC breakpoint  ○ unlimited number of real‐time OPCODE breakpoints  ○ Hardware execution watch‐points at  ○ Internal (direct) Data Memory  ○ Special Function Registers (SFRs)  ○ External Data Memory  ○ Hardware watch‐points activated at a certain  ○ address by any write into memory  ○ address by any read from memory  ○ address by write into memory a required data  ○ address by read from memory a required data  ○ Automatic adjustment of debug data transfer speed  rate between HAD and Silicon  ○ JTAG Communication interface  ● Power Management Unit   ...

Page 4

... And more peripherals    The  following  parameters  of  the  DQ8051XP  core can be easy adjusted to requirements of dedi‐ cated application and technology. Configuration of  the  core  can  be  prepared  by  effortless  changing  ...

Page 5

... The  DQ8051XP  soft  core  can  address  up  to  64  kB  of  fast  on‐chip  Synchronous  External  Data  Memory.  All  reads  and  writes  are  exe‐ ...

Page 6

    Opcode  I/O Port  decoder  registers  prgaddr  prgdatao  Program  prgdatai  Timers  memory  prgdataz  prgrdy  interface  prgrd  prgwr  xaddress  Interrupt  xdatao  External   xdatai  controller  data  xdataz  memory  xdatardy  ...

Page 7

PIN  TYPE  DESCRIPTION   rsto  output   Reset output   port0o  output   Port 0 output   port1o  output   Port 1 output   port2o  output   Port 2 output   port3o  output   Port 3 output   prgaddr  output   Internal program memory address bus   prgdatao  output   Data bus for internal program memory   prgdataz  output   Turn prgdata bus into ‘Z’ state   prgwr  output   Program memory write   prgrd  output   Program memory read   Synchronous XDATA memory address    sxdmaddr  output   bus    Data bus for Synchronous XDATA    sxdmdatao  ...

Page 8

Internal  Data  Memory  Interface  –  Internal  Data  Memory interface controls access into the internal  256  bytes  memory.  It  contains  8‐bit  Stack  Pointer  (SP) register and related logic.  User  SFRs  Interface  –  Special  Function  Registers  interface controls access to the special registers. It  contains  standard  and  used  defined  ...

Page 9

T1),  if  gates  are  opened  (GATE0,  GATE1).  T0,  T1  input  pins  are  sampled every CLK period. It can be used as clock  source for UARTs.  Timer  2  –  Second  system  timer  module  contains  one  16‐bit  configurable  timer:  Timer  2  ...

Page 10

SPI  devices  simultane‐ ously attempts to become bus master.      All trademarks mentioned in this document are trademarks of their respective owners.   Copyright© 1999‐2011 DCD – Digital Core Design. All Rights Reserved      ...

Page 11

... DQ8051  25.1  64k  64k  64k  256  256  DQ8051XP  26.6  64k  64k  64k  256  256  DQ8051 family of Pipelined High Performance Microcontroller Cores   ...