PN5120A0HN/C2,551 NXP Semiconductors, PN5120A0HN/C2,551 Datasheet - Page 124

• Manufacturer Part Number: PN5120A0HN/C2,551
• Description: IC TRANSMISSION MOD 40-HVQFN
• Manufacturer: NXP Semiconductors

Specifications of PN5120A0HN/C2,551

• Rf Type: Read / Write
• Frequency: 13.56MHz
• Features: ISO14443-A, ISO14443-B
• Package / Case: 40-VFQFN Exposed Pad
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

NXP Semiconductors
36. Contents
1
2
3
4
5
6
7
7.1
7.2
8
8.1
8.2
8.3
8.3.1
8.4
8.4.1
8.4.2
8.4.3
8.4.4
8.4.5
8.4.6
9
9.1
9.1.1
9.2
9.2.1
9.2.1.1
9.2.1.2
9.2.1.3
9.2.1.4
9.2.1.5
9.2.1.6
9.2.1.7
9.2.1.8
9.2.1.9
9.2.1.10
9.2.1.11
9.2.1.12
9.2.1.13
9.2.1.14
9.2.1.15
9.2.2
9.2.2.1
9.2.2.2
9.2.2.3
9.2.2.4
9.2.2.5
9.2.2.6
9.2.2.7
9.2.2.8
9.2.2.9
9.2.2.10
9.2.2.11
9.2.2.12
PN512
Product data sheet
COMPANY PUBLIC
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features and benefits . . . . . . . . . . . . . . . . . . . . 3
Quick reference data . . . . . . . . . . . . . . . . . . . . . 4
Ordering information . . . . . . . . . . . . . . . . . . . . . 4
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pinning information . . . . . . . . . . . . . . . . . . . . . . 7
Functional description . . . . . . . . . . . . . . . . . . 10
PN512 register SET . . . . . . . . . . . . . . . . . . . . . 17
ISO/IEC 14443 A/MIFARE functionality . . . . . 10
ISO/IEC 14443 B functionality . . . . . . . . . . . . 11
FeliCa reader/writer functionality . . . . . . . . . . 12
Register bit behavior. . . . . . . . . . . . . . . . . . . . 19
Page 0: Command and status . . . . . . . . . . . . 20
CollReg . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 8
FeliCa framing and coding . . . . . . . . . . . . . . . 12
NFCIP-1 mode . . . . . . . . . . . . . . . . . . . . . . . . 13
Active communication mode . . . . . . . . . . . . . 14
Passive communication mode . . . . . . . . . . . . 15
NFCIP-1 framing and coding . . . . . . . . . . . . . 16
NFCIP-1 protocol support . . . . . . . . . . . . . . . . 16
MIFARE Card operation mode . . . . . . . . . . . . 16
FeliCa Card operation mode . . . . . . . . . . . . . 17
PN512 registers overview. . . . . . . . . . . . . . . . 17
Register description . . . . . . . . . . . . . . . . . . . . 20
PageReg. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
CommandReg . . . . . . . . . . . . . . . . . . . . . . . . 20
CommIEnReg . . . . . . . . . . . . . . . . . . . . . . . . . 21
DivIEnReg . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
CommIRqReg . . . . . . . . . . . . . . . . . . . . . . . . . 23
DivIRqReg . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
ErrorReg . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Status1Reg . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Status2Reg . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
FIFODataReg . . . . . . . . . . . . . . . . . . . . . . . . . 28
FIFOLevelReg . . . . . . . . . . . . . . . . . . . . . . . . 28
WaterLevelReg . . . . . . . . . . . . . . . . . . . . . . . . 29
ControlReg . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
BitFramingReg . . . . . . . . . . . . . . . . . . . . . . . . 30
Page 1: Communication . . . . . . . . . . . . . . . . . 32
PageReg. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
ModeReg . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
TxModeReg . . . . . . . . . . . . . . . . . . . . . . . . . . 34
RxModeReg . . . . . . . . . . . . . . . . . . . . . . . . . . 35
TxControlReg . . . . . . . . . . . . . . . . . . . . . . . . . 36
TxAutoReg . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
TxSelReg . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
RxSelReg . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
RxThresholdReg. . . . . . . . . . . . . . . . . . . . . . . 40
DemodReg . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
FelNFC1Reg. . . . . . . . . . . . . . . . . . . . . . . . . . 42
FelNFC2Reg. . . . . . . . . . . . . . . . . . . . . . . . . . 43
All information provided in this document is subject to legal disclaimers.
Rev. 3.6 — 10 March 2011
111336
9.2.2.13
9.2.2.14
9.2.2.15
9.2.2.16
9.2.3
9.2.3.1
9.2.3.2
9.2.3.3
9.2.3.4
9.2.3.5
9.2.3.6
9.2.3.7
9.2.3.8
9.2.3.9
9.2.3.10
9.2.3.11
9.2.3.12
9.2.4
9.2.4.1
9.2.4.2
9.2.4.3
9.2.4.4
9.2.4.5
9.2.4.6
9.2.4.7
9.2.4.8
9.2.4.9
9.2.4.10
9.2.4.11
9.2.4.12
9.2.4.13
10
10.1
10.2
10.2.1
10.2.2
10.2.3
10.3
10.3.1
10.3.2
10.3.3
10.4
10.4.1
10.4.2
10.4.3
10.4.4
10.4.5
10.4.6
10.4.7
10.4.8
10.4.9
10.4.10
10.4.11
10.4.12
11
Digital interfaces . . . . . . . . . . . . . . . . . . . . . . . 64
8-bit parallel interface . . . . . . . . . . . . . . . . . . . 79
MifNFCReg . . . . . . . . . . . . . . . . . . . . . . . . . . 44
ManualRCVReg . . . . . . . . . . . . . . . . . . . . . . . 45
TypeBReg . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
SerialSpeedReg . . . . . . . . . . . . . . . . . . . . . . . 46
Page 2: Configuration . . . . . . . . . . . . . . . . . . 48
TMode Register, TPrescaler Register . . . . . . 53
TReloadReg. . . . . . . . . . . . . . . . . . . . . . . . . . 55
TCounterValReg . . . . . . . . . . . . . . . . . . . . . . 56
Page 3: Test . . . . . . . . . . . . . . . . . . . . . . . . . . 56
VersionReg . . . . . . . . . . . . . . . . . . . . . . . . . . 60
AnalogTestReg. . . . . . . . . . . . . . . . . . . . . . . . 62
TestDAC1Reg . . . . . . . . . . . . . . . . . . . . . . . . 63
TestDAC2Reg . . . . . . . . . . . . . . . . . . . . . . . . 63
TestADCReg . . . . . . . . . . . . . . . . . . . . . . . . . 63
RFTReg . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Automatic microcontroller interface detection 64
Serial Peripheral Interface . . . . . . . . . . . . . . . 66
I
Register write access. . . . . . . . . . . . . . . . . . . 75
Serial data transfer format in HS mode . . . . . 77
Switching between F/S mode and HS mode . 79
PageReg . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
CRCResultReg . . . . . . . . . . . . . . . . . . . . . . . 48
GsNOffReg . . . . . . . . . . . . . . . . . . . . . . . . . . 49
ModWidthReg . . . . . . . . . . . . . . . . . . . . . . . . 50
TxBitPhaseReg . . . . . . . . . . . . . . . . . . . . . . . 50
RFCfgReg . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
GsNOnReg . . . . . . . . . . . . . . . . . . . . . . . . . . 52
CWGsPReg . . . . . . . . . . . . . . . . . . . . . . . . . . 52
ModGsPReg . . . . . . . . . . . . . . . . . . . . . . . . . 53
PageReg . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
TestSel1Reg. . . . . . . . . . . . . . . . . . . . . . . . . . 58
TestSel2Reg. . . . . . . . . . . . . . . . . . . . . . . . . . 58
TestPinEnReg . . . . . . . . . . . . . . . . . . . . . . . . 59
TestPinValueReg . . . . . . . . . . . . . . . . . . . . . . 59
TestBusReg . . . . . . . . . . . . . . . . . . . . . . . . . . 60
AutoTestReg . . . . . . . . . . . . . . . . . . . . . . . . . 60
SPI read data . . . . . . . . . . . . . . . . . . . . . . . . . 66
SPI write data. . . . . . . . . . . . . . . . . . . . . . . . . 66
SPI address byte . . . . . . . . . . . . . . . . . . . . . . 67
UART interface . . . . . . . . . . . . . . . . . . . . . . . 67
Connection to a host . . . . . . . . . . . . . . . . . . . 67
Selectable UART transfer speeds . . . . . . . . . 67
UART framing . . . . . . . . . . . . . . . . . . . . . . . . 68
Data validity . . . . . . . . . . . . . . . . . . . . . . . . . . 72
START and STOP conditions. . . . . . . . . . . . . 72
Byte format. . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Acknowledge . . . . . . . . . . . . . . . . . . . . . . . . . 73
7-Bit addressing . . . . . . . . . . . . . . . . . . . . . . . 74
Register read access . . . . . . . . . . . . . . . . . . . 76
High-speed mode. . . . . . . . . . . . . . . . . . . . . . 77
High-speed transfer . . . . . . . . . . . . . . . . . . . . 77
PN512 at lower speed modes . . . . . . . . . . . . 79
2
C Bus Interface . . . . . . . . . . . . . . . . . . . . . . 71
Transmission module
© NXP B.V. 2011. All rights reserved.
PN512
124 of 125