MFRC53101T/0FE,112 NXP Semiconductors, MFRC53101T/0FE,112 Datasheet - Page 115

• Manufacturer Part Number: MFRC53101T/0FE,112
• Description: IC MIFARE HS READER 32-SOIC
• Manufacturer: NXP Semiconductors
• Series: MIFARE®r

Specifications of MFRC53101T/0FE,112

• Rf Type: Read Only
• Frequency: 13.56MHz
• Features: ISO14443-A, ISO14443-B, ISO15693
• Package / Case: 32-SOIC (0.300", 7.50mm Width)
• Product: RFID Readers
• Operating Temperature Range: - 25 C to + 85 C
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant, Lead free / RoHS Compliant
• Other names: 568-2224-5; 935269691112; MFRC531; MFRC53101TD

NXP Semiconductors
9.14.2
10
10.1
10.1.1
10.1.2
10.1.3
10.2
10.3
10.4
10.5
10.5.1
10.5.1.1
10.5.1.2
10.5.1.3
10.5.1.4
10.5.1.5
10.5.1.6
10.5.1.7
10.5.1.8
10.5.2
10.5.2.1
10.5.2.2
10.5.2.3
10.5.2.4
10.5.2.5
10.5.2.6
10.5.2.7
10.5.2.8
10.5.3
10.5.3.1
10.5.3.2
10.5.3.3
10.5.3.4
10.5.3.5
10.5.3.6
10.5.3.7
10.5.3.8
10.5.4
10.5.4.1
10.5.4.2
10.5.4.3
10.5.4.4
10.5.4.5
10.5.4.6
10.5.4.7
10.5.4.8
10.5.5
10.5.5.1
10.5.5.2
10.5.5.3
MFRC531_34
Product data sheet
PUBLIC
MFRC531 registers . . . . . . . . . . . . . . . . . . . . . 41
Authentication procedure . . . . . . . . . . . . . . . . 41
Page registers . . . . . . . . . . . . . . . . . . . . . . . . 41
Dedicated address bus . . . . . . . . . . . . . . . . . . 41
Multiplexed address bus . . . . . . . . . . . . . . . . . 41
Register overview . . . . . . . . . . . . . . . . . . . . . . 43
MFRC531 register flags overview. . . . . . . . . . 45
Register descriptions . . . . . . . . . . . . . . . . . . . 48
Page 0: Command and status . . . . . . . . . . . . 48
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 48
Command register . . . . . . . . . . . . . . . . . . . . . 48
FIFOData register . . . . . . . . . . . . . . . . . . . . . . 49
PrimaryStatus register . . . . . . . . . . . . . . . . . . 49
FIFOLength register . . . . . . . . . . . . . . . . . . . . 50
InterruptEn register . . . . . . . . . . . . . . . . . . . . . 51
InterruptRq register. . . . . . . . . . . . . . . . . . . . . 52
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 53
Control register . . . . . . . . . . . . . . . . . . . . . . . . 53
ErrorFlag register . . . . . . . . . . . . . . . . . . . . . . 53
CollPos register . . . . . . . . . . . . . . . . . . . . . . . 54
TimerValue register. . . . . . . . . . . . . . . . . . . . . 55
CRCResultLSB register . . . . . . . . . . . . . . . . . 55
CRCResultMSB register . . . . . . . . . . . . . . . . . 55
BitFraming register . . . . . . . . . . . . . . . . . . . . . 56
Page 2: Transmitter and control . . . . . . . . . . . 57
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 57
TxControl register . . . . . . . . . . . . . . . . . . . . . . 57
ModConductance register. . . . . . . . . . . . . . . . 58
CoderControl register . . . . . . . . . . . . . . . . . . . 59
ModWidth register. . . . . . . . . . . . . . . . . . . . . . 59
PreSet16 register . . . . . . . . . . . . . . . . . . . . . . 59
TypeBFraming . . . . . . . . . . . . . . . . . . . . . . . . 60
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 61
RxControl1 register. . . . . . . . . . . . . . . . . . . . . 61
BitPhase register . . . . . . . . . . . . . . . . . . . . . . 62
RxThreshold register . . . . . . . . . . . . . . . . . . . 63
BPSKDemControl . . . . . . . . . . . . . . . . . . . . . . 63
RxControl2 register. . . . . . . . . . . . . . . . . . . . . 64
ClockQControl register . . . . . . . . . . . . . . . . . . 64
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 65
RxWait register . . . . . . . . . . . . . . . . . . . . . . . . 65
Register addressing modes . . . . . . . . . . . . . . 41
Register bit behavior. . . . . . . . . . . . . . . . . . . . 42
SecondaryStatus register . . . . . . . . . . . . . . . . 51
Page 1: Control and status . . . . . . . . . . . . . . . 53
CwConductance register . . . . . . . . . . . . . . . . 58
Page 3: Receiver and decoder control . . . . . . 61
DecoderControl register . . . . . . . . . . . . . . . . . 62
Page 4: RF Timing and channel redundancy . 65
ChannelRedundancy register . . . . . . . . . . . . . 65
Rev. 3.4 — 26 January 2010
056634
10.5.5.4
10.5.5.5
10.5.5.6
10.5.5.7
10.5.5.8
10.5.6
10.5.6.1
10.5.6.2
10.5.6.3
10.5.6.4
10.5.6.5
10.5.6.6
10.5.6.7
10.5.6.8
10.5.7
10.5.7.1
10.5.7.2
10.5.8
10.5.8.1
10.5.8.2
10.5.8.3
10.5.8.4
10.5.8.5
10.5.8.6
10.5.8.7
11
11.1
11.1.1
11.1.2
11.1.3
11.2
11.2.1
11.2.1.1
11.2.1.2
11.2.1.3
11.2.1.4
11.2.2
11.2.2.1
11.2.2.2
11.2.2.3
11.2.2.4
11.2.2.5
11.2.3
11.2.4
11.2.5
11.3
MFRC531 command set . . . . . . . . . . . . . . . . . 73
CRCPresetLSB register . . . . . . . . . . . . . . . . . 66
CRCPresetMSB register . . . . . . . . . . . . . . . . 66
Page 5: FIFO, timer and IRQ pin
configuration . . . . . . . . . . . . . . . . . . . . . . . . . 68
TimerReload register . . . . . . . . . . . . . . . . . . . 69
IRQPinConfig register . . . . . . . . . . . . . . . . . . 70
Reserved registers 31h, 32h, 33h, 34h,
35h, 36h and 37h . . . . . . . . . . . . . . . . . . . . . . 70
Reserved register 39h . . . . . . . . . . . . . . . . . . 71
Reserved register 3Bh . . . . . . . . . . . . . . . . . . 72
Reserved registers 3Eh, 3Fh . . . . . . . . . . . . . 73
MFRC531 command overview. . . . . . . . . . . . 73
Basic states . . . . . . . . . . . . . . . . . . . . . . . . . . 75
StartUp command 3Fh . . . . . . . . . . . . . . . . . . 75
Idle command 00h . . . . . . . . . . . . . . . . . . . . . 75
Commands for ISO/IEC 14443 A card
communication. . . . . . . . . . . . . . . . . . . . . . . . 76
Transmit command 1Ah . . . . . . . . . . . . . . . . . 76
Using the Transmit command . . . . . . . . . . . . 76
64 bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Receive command 16h . . . . . . . . . . . . . . . . . 79
Using the Receive command . . . . . . . . . . . . . 79
Collision detection . . . . . . . . . . . . . . . . . . . . . 80
Receiving bit oriented frames . . . . . . . . . . . . 81
Communication errors . . . . . . . . . . . . . . . . . . 81
Transceive command 1Eh . . . . . . . . . . . . . . . 82
States of the card communication . . . . . . . . . 82
Card communication state diagram . . . . . . . . 83
EEPROM commands. . . . . . . . . . . . . . . . . . . 84
PreSet25 register . . . . . . . . . . . . . . . . . . . . . . 66
MFOUTSelect register . . . . . . . . . . . . . . . . . . 67
PreSet27 register . . . . . . . . . . . . . . . . . . . . . . 67
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 68
FIFOLevel register . . . . . . . . . . . . . . . . . . . . . 68
TimerClock register . . . . . . . . . . . . . . . . . . . . 68
TimerControl register . . . . . . . . . . . . . . . . . . . 69
PreSet2E register. . . . . . . . . . . . . . . . . . . . . . 70
PreSet2F register. . . . . . . . . . . . . . . . . . . . . . 70
Page 6: reserved . . . . . . . . . . . . . . . . . . . . . . 70
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 70
Page 7: Test control . . . . . . . . . . . . . . . . . . . . 71
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 71
TestAnaSelect register . . . . . . . . . . . . . . . . . . 71
Reserved register 3Ch . . . . . . . . . . . . . . . . . . 72
TestDigiSelect register . . . . . . . . . . . . . . . . . . 72
RF channel redundancy and framing. . . . . . . 77
Transmission of bit oriented frames . . . . . . . . 77
Transmission of frames with more than
RF channel redundancy and framing. . . . . . . 79
ISO/IEC 14443 reader IC
MFRC531
© NXP B.V. 2010. All rights reserved.
continued >>
115 of 116