AD6634BBC Analog Devices Inc, AD6634BBC Datasheet - Page 2

• Manufacturer Part Number: AD6634BBC
• Description: IC,RF/Baseband Circuit,CMOS,BGA,196PIN,PLASTIC
• Manufacturer: Analog Devices Inc
• Series: AD6634r

Specifications of AD6634BBC

• Rohs Status: RoHS non-compliant
• Rf Type: Cellular, CDMA2000, EDGE, GPRS, GSM
• Number Of Mixers: 1
• Voltage - Supply: 3 V ~ 3.6 V
• Package / Case: 196-CSPBGA
• Current - Supply: -
• Frequency: -
• Gain: -
• Noise Figure: -
• Secondary Attributes: -

AD6634
TABLE OF CONTENTS
FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
APPLICATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
GENERAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . 4
ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
ABSOLUTE MAXIMUM RATINGS . . . . . . . . . . . . . . . . . 6
THERMAL CHARACTERISTICS . . . . . . . . . . . . . . . . . . . 6
EXPLANATION OF TEST LEVELS . . . . . . . . . . . . . . . . . 6
ORDERING GUIDE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
RECOMMENDED OPERATING CONDITIONS . . . . . . . 7
ELECTRICAL CHARACTERISTICS . . . . . . . . . . . . . . . . . 7
GENERAL TIMING CHARACTERISTICS . . . . . . . . . . . . 8
MICROPROCESSOR PORT TIMING CHARACTERISTICS 9
TIMING DIAGRAMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
PIN CONFIGURATION . . . . . . . . . . . . . . . . . . . . . . . . . . 17
PIN FUNCTION DESCRIPTIONS . . . . . . . . . . . . . . . . . 18
EXAMPLE FILTER RESPONSE . . . . . . . . . . . . . . . . . . . 19
INPUT DATA PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
NUMERICALLY CONTROLLED OSCILLATOR . . . . . 22
SECOND ORDER rCIC FILTER . . . . . . . . . . . . . . . . . . . 24
FIFTH ORDER CIC FILTER . . . . . . . . . . . . . . . . . . . . . . 25
RAM COEFFICIENT FILTER . . . . . . . . . . . . . . . . . . . . . 27
INTERPOLATING HALF-BAND FILTERS . . . . . . . . . . 28
AUTOMATIC GAIN CONTROL . . . . . . . . . . . . . . . . . . . 28
Input Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Input Enable Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Gain Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Input Data Scaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Scaling with Fixed-Point ADCs . . . . . . . . . . . . . . . . . . . . 21
Scaling with Floating-Point or Gain-Ranging ADCs . . . . 22
Frequency Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
NCO Frequency Hold-Off Register . . . . . . . . . . . . . . . . . 23
Phase Offset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
NCO Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Phase Dither . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Amplitude Dither . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Clear Phase Accumulator on HOP . . . . . . . . . . . . . . . . . . 23
Input Enable Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Mode 00: Blank on IEN Low . . . . . . . . . . . . . . . . . . . . . . 23
Mode 01: Clock on IEN High . . . . . . . . . . . . . . . . . . . . . 23
Mode 10: Clock on IEN Transition to High . . . . . . . . . . 24
Mode 11: Clock on IEN Transition to Low . . . . . . . . . . . 24
WB Input Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Sync Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
rCIC2 Rejection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Example Calculations . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Decimation and Interpolation Registers . . . . . . . . . . . . . . 25
rCIC2 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
CIC5 Rejection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
RCF Decimation Register . . . . . . . . . . . . . . . . . . . . . . . . 27
RCF Decimation Phase . . . . . . . . . . . . . . . . . . . . . . . . . . 27
RCF Filter Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
RCF Output Scale Factor and Control Register . . . . . . . . 27
The AGC Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Desired Signal Level Mode . . . . . . . . . . . . . . . . . . . . . . . 29
Desired Clipping Level Mode . . . . . . . . . . . . . . . . . . . . . 31
Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
–2–
USER CONFIGURABLE BUILT-IN SELF TEST (BIST) 31
CHIP SYNCHRONIZATION . . . . . . . . . . . . . . . . . . . . . . 32
PARALLEL OUTPUT PORTS . . . . . . . . . . . . . . . . . . . . . 33
LINK PORT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
MEMORY MAPS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Memory Map for Input Port Control Registers . . . . . . . . . . 41
RAM BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Channel BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Start . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Start with No Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Start with Soft Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Start with Pin Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Hop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Set Freq No Hop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Hop with Soft Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Hop with Pin Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Channel Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
AGC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Master/Slave PCLK Modes . . . . . . . . . . . . . . . . . . . . . . . 35
Parallel Port Pin Functionality . . . . . . . . . . . . . . . . . . . . . 35
Link Port Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Link Port Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
TigerSHARC Configuration . . . . . . . . . . . . . . . . . . . . . . 36
0x00–0x7F: Coefficient Memory (CMEM) . . . . . . . . . . . 36
0x80: Channel Sleep Register . . . . . . . . . . . . . . . . . . . . . . 37
0x81: Soft_SYNC Register . . . . . . . . . . . . . . . . . . . . . . . . 37
0x82: Pin_SYNC Register . . . . . . . . . . . . . . . . . . . . . . . . 37
0x83: Start Hold-Off Counter . . . . . . . . . . . . . . . . . . . . . 37
0x84: NCO Frequency Hold-Off Counter . . . . . . . . . . . . 37
0x85: NCO Frequency Register 0 . . . . . . . . . . . . . . . . . . 37
0x86: NCO Frequency Register 1 . . . . . . . . . . . . . . . . . . 38
0x87: NCO Phase Offset Register . . . . . . . . . . . . . . . . . . 38
0x88: NCO Control Register . . . . . . . . . . . . . . . . . . . . . . 38
0x90: rCIC2 Decimation–1 (M
0x91: rCIC2 Interpolation–1 (L
0x92: rCIC2 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
0x93: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
0x94: CIC5 Decimation–1 (M
0x95: CIC5 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
0x96: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
0xA0: RCF Decimation–1 (M
0xA1: RCF Decimation Phase (P
0xA2: RCF Number of Taps Minus One (N
0xA3: RCF Coefficient Offset (CO
0xA4: RCF Control Register . . . . . . . . . . . . . . . . . . . . . . 40
0xA5: BIST Register for I . . . . . . . . . . . . . . . . . . . . . . . . 40
0xA6: BIST Register for Q . . . . . . . . . . . . . . . . . . . . . . . . 40
0xA7: BIST Control Register . . . . . . . . . . . . . . . . . . . . . . 41
0xA8: RAM BIST Control Register . . . . . . . . . . . . . . . . . 41
0xA9: Output Control Register . . . . . . . . . . . . . . . . . . . . 41
Input Port Control Registers . . . . . . . . . . . . . . . . . . . . . . 41
0x00 Lower Threshold A . . . . . . . . . . . . . . . . . . . . . . . . . 41
0x01 Upper Threshold A . . . . . . . . . . . . . . . . . . . . . . . . . 41
0x02 Dwell Time A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
0x03 Gain Range A Control Register . . . . . . . . . . . . . . . . 41
0x04 Lower Threshold B . . . . . . . . . . . . . . . . . . . . . . . . . 42
0x05 Upper Threshold B . . . . . . . . . . . . . . . . . . . . . . . . . 42
0x06 Dwell Time B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
0x07 Gain Range B Control Register . . . . . . . . . . . . . . . . 42
RCF
CIC5
rCIC2
rCIC2
RCF
–1) . . . . . . . . . . . . . . . . 40
–1) . . . . . . . . . . . . . . . 40
RCF
–1) . . . . . . . . . . . . . . 39
–1) . . . . . . . . . . . . . . 39
) . . . . . . . . . . . . . . . 40
) . . . . . . . . . . . . . . 40
RCF
–1) . . . . . 40
REV. 0