STLC5048TR STMicroelectronics, STLC5048TR Datasheet - Page 5

• Manufacturer Part Number: STLC5048TR
• Description: IC CODEC/FILTER PROGR 4CH 64TQFP
• Manufacturer: STMicroelectronics
• Type: PCM Codec/Filterr

Specifications of STLC5048TR

• Data Interface: PCM Audio Interface
• Resolution (bits): 16 b
• Number Of Adcs / Dacs: 4 / 4
• Sigma Delta: Yes
• Voltage - Supply, Analog: 3.3 V ~ 5 V
• Voltage - Supply, Digital: 3.3 V ~ 5 V
• Operating Temperature: -40°C ~ 85°C
• Mounting Type: Surface Mount
• Package / Case: 64-TQFP, 64-VQFP
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

STLC5048
List of tables
Table 1.
Table 2.
Table 3.
Table 4.
Table 5.
Table 6.
Table 7.
Table 8.
Table 9.
Table 10.
Table 11.
Table 12.
Table 13.
Table 14.
Table 15.
Table 16.
Table 17.
Table 18.
Table 19.
Table 20.
Table 21.
Table 22.
Table 23.
Table 24.
Table 25.
Table 26.
Table 27.
Table 28.
Table 29.
Table 30.
Table 31.
Table 32.
Table 33.
Table 34.
Table 35.
Table 36.
Table 37.
Table 38.
Table 39.
Table 40.
Table 41.
Table 42.
Table 43.
Table 44.
Table 45.
Table 46.
Table 47.
Table 48.
Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Operating range . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Thermal data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
I/O definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Pin descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Instruction byte structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Register addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
I/O direction register (DIR) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
I/O direction register (DIR) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Dynamic I/O data register channel #0 (DATA0) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Dynamic I/O data register channel #0 (DATA0) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Static I/O data register channel #0 (DATA0) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Static I/O data register channel #0 (DATA0) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Dynamic I/O data register channel #1 (DATA1) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Dynamic I/O data register channel #1 (DATA1) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Static I/O data register channel #1 (DATA1) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Dynamic I/O data register channel #2 (DATA2) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Dynamic I/O data register channel #2 (DATA2) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Static I/O data register channel #2 (DATA2) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Dynamic I/O data register channel #3 (data3) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Dynamic I/O data register channel #3 (data3) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
A and B inputs of persistency check register in static mode. . . . . . . . . . . . . . . . . . . . . . . . 26
Persistency check register (PCHK-A/B) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Persistency check register (PCHK-A/B) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Interrupt register (INT) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Interrupt mask register for I/O port (DMASK) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Interrupt mask register for I/O port (DMASK) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Interrupt mask register for interrupt (IMASK) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Alarm register (ALARM) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Configuration register (CONF) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Command enable register (COMEN) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Synchronous check register (SYNCK) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
DSP status register (CTRLACK) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Checksum register (CKSUM) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Checksum register (CKSUM) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Loopback register (LOOPB) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Transmit pre-amplifier gain register (TXG) bits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Receive amplifier gain register (RXG) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
SLIC line current limit reg (ILIM) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
SLIC off-hook threshold register (ITH) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
PCM shift register (PCMSH) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
PCM command register (PCMCOM) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
PCM command register (PCMCOM) TPB and TPA bit combinations . . . . . . . . . . . . . . . . 35
PCM command register (PCMCOM) PC0 and PC1 bit combinations . . . . . . . . . . . . . . . . 35
Transmit time slot ch #0 (DXTS0) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Transmit time slot ch #0 (DXTS0) time slots in linear mode . . . . . . . . . . . . . . . . . . . . . . . . 36
Transmit time slot ch #1 (DXTS1) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Transmit time slot ch #1 (DXTS1) time slots in linear mode . . . . . . . . . . . . . . . . . . . . . . . . 37
List of tables
5/64