m393b1k70bh1 Samsung Semiconductor, Inc., m393b1k70bh1 Datasheet - Page 12

• Manufacturer Part Number: m393b1k70bh1
• Description: Ddr3 Sdram
• Manufacturer: Samsung Semiconductor, Inc.

DQ[27:24]
DQ[27:24]
DQ[19:16]
DQ[19:16]
Registered DIMM
DQ[11:8]
DQ[3:0]
CB[3:0]
DQS8
DQS8
DQS3
DQS3
DQS8
DQS8
DQS8
DQS8
DQS8
DQS8
EVENT
VSS
VSS
VSS
VSS
VSS
Note :
1. DQ-to-I/O wiring may be changed within a nibble.
2. Unless otherwise noted, resistor values are 15
3. See the wiring diagrams for all resistors associated with the command,
address and control bus.
4. ZQ resitors are 240
appropriate wiring diagram.
SCL
Vtt
10.2 4GB, 512Mx72 Module
Thermal sensor with SPD
EVENT
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
SA0 SA1 SA2
A0
D8
D3
D2
D1
D0
A1
Ω ±
A2
ZQ
ZQ
ZQ
ZQ
ZQ
1% . For all other resistor values refer to the
SDA
DQ[31:28]
DQ[23:20]
DQ[15:12]
DQ[7:4]
CB[7:4]
DQS17
DQS17
DQS17
DQS17
DQS17
DQS17
DQS17
DQS17
DQS17
DQS17
V
V
V
V
V
V
(Populated as 1 ranks of x4 DDR3 SDRAMs)
DDSPD
DD
TT
REFCA
REFDQ
SS
VSS
VSS
VSS
VSS
VSS
Ω ±
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
5%.
D17
D12
D11
D10
D9
ZQ
ZQ
ZQ
ZQ
ZQ
Serial PD
D0 - D17
D0 - D17
D0 - D17
D0 - D17
12 of 51
DQ[35:32]
DQ[43:40]
DQ[51:48]
DQ[59:56]
DQS8
DQS8
DQS8
DQS8
DQS8
DQS8
DQS8
DQS8
VSS
VSS
VSS
VSS
Vtt
PAR_IN
S0*
S1*
BA[N:0]
A[N:0]
RAS
CAS
WE
CKE0
ODT0
RESET**
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
CK0
CK0
*S[3:2], CKE1, ODT1, CK1 and CK1 are NC
(Unused register inputs ODT1 and CKE1 have a 330 Ω resisitor to ground)
D4
D5
D6
D7
RST
1:2
QERR
R
E
G
S
E
R
T
I
ZQ
ZQ
ZQ
ZQ
PST** : SDRAMs D[17:0]
Err_out
RS0A-> CS0 : SDRAMs D[3:0], D[12:8], D17
RS0B-> CS0 : SDRAMs D[7:4], D[16:13]]
RBA[N:0]A -> BA[N:0] : SDRAMs D[3:0], D[12:8], D17
RBA[N:0]B -> BA[N:0] : SDRAMs D[7:4], D[16:13]
RA[N:0]A -> A[N:0] : SDRAMs D[3:0], D[12:8], D17
RA[N:0]B -> A[N:0] : SDRAMs D[7:4], D[16:13]
RRASA -> RAS : SDRAMs D[3:0], D[12:8], D17
RRASB -> RAS : SDRAMs D[7:4], D[16:13]
RCASA -> CAS : SDRAMs D[3:0], D[12:8], D17
RCASB -> CAS : SDRAMs D[7:4], D[16:13]
RWEA -> WE : SDRAMs D[3:0], D[12:8], D17
RWEB -> WE : SDRAMs D[7:4], D[16:13]
RCKE0A -> CKE0 : SDRAMs D[3:0], D[12:8], D17
RCKE0B -> CKE0 : SDRAMs D[7:4], D[16:13]
RODT0A -> ODT0 : SDRAMs D[3:0], D[12:8], D17
RODT0B -> ODT0 : SDRAMs D[7:4], D[16:13]
PCK0A -> CK : SDRAMs D[3:0], D[12:8], D17
PCK0B -> CK : SDRAMs D[7:4], D[16:13]
PCK0A -> CK : SDRAMs D[3:0], D[12:8], D17
PCK0B -> CK : SDRAMs D[7:4], D[16:13]
Rev. 1.0 December 2008
DQ[39:36]
DQ[47:44]
DQ[55:52]
DQ[63:60]
DQS17
DQS17
DQS17
DQS17
DQS17
DQS17
DQS17
DQS17
VSS
VSS
VSS
VSS
DDR3 SDRAM
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
DQS
DQS
DM
DQ[3:0]
D13
D14
D15
D16
ZQ
ZQ
ZQ
ZQ