m28529-12 Mindspeed Technologies, m28529-12 Datasheet - Page 6

• Manufacturer Part Number: m28529-12
• Description: Inverse Multiplexing For Atm Ima Family
• Manufacturer: Mindspeed Technologies

28529-DSH-001-K
2.3
2.4
2.2.40
2.2.41
2.2.42
2.2.43
2.2.44
2.2.45
2.2.46
2.2.47
2.2.48
2.2.49
2.2.50
2.2.51
2.2.52
2.2.53
General Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .179
2.3.1
2.3.2
2.3.3
2.3.4
2.3.5
2.3.6
2.3.7
2.3.8
2.3.9
2.3.10
2.3.11
2.3.12
2.3.13
2.3.14
2.3.15
2.3.16
2.3.17
2.3.18
2.3.19
2.3.20
2.3.21
2.3.22
2.3.23
2.3.24
IMA Subsystem Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .189
2.4.1
2.4.2
2.4.3
2.4.4
2.4.5
2.4.6
2.4.7
2.4.8
2.4.9
0x2D—RXCELLINT (Receive Cell Interrupt Indication Status Register) . . . . . . . . . . . . . . . . . . . . . . . . .172
0x2E—TXCELL (Transmit Cell Status Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .172
0x2F—RXCELL (Receive Cell Status Register). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173
0x30—IDLCNTL (Idle Cell Receive Counter [Low Byte]) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173
0x31—IDLCNTH (Idle Cell Receive Counter [High Byte]). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .174
0x33—LOCDCNT (LOCD Event Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .174
0x34—TXCNTL (Transmitted Cell Counter [Low Byte]) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .175
0x35—TXCNTH (Transmitted Cell Counter [High Byte]) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .175
0x37—CORRCNT (Corrected HEC Error Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .176
0x38—RXCNTL (Received Cell Counter [Low Byte]) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .176
0x39—RXCNTH (Received Cell Counter [High Byte]) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .177
0x3B—UNCCNT (Uncorrected HEC Error Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .177
0x3C—NONCNTL (Non-matching Cell Counter [Low Byte]) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .178
0x3D—NONCNTH (Non-matching Cell Counter [High Byte]) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .178
0xF00—GENCTRL (General Device Control Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .179
0xF01—PARTNUM (Part and Version Number Register). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .179
0xF02—PHYINTFC (PHY-side Interface Control Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .180
0xF03—ATMINTFC (ATM-side Interface Control Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .180
0xF04—STATOUT (Output Status Control Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .180
0xF05—SUMPORT0 (Summary Port Interrupt Status Register for TC ports 0-7) . . . . . . . . . . . . . . . . .181
0xF06—ENSUMPORT0 (Summary Port Interrupt Control Register for TC Ports 0-7) . . . . . . . . . . . . . .181
0xF07—SUMPORT1 (Summary Port Interrupt Status Register for TC ports 8-15) . . . . . . . . . . . . . . . .182
0xF08—ENSUMPORT1 (Summary Port Interrupt Control Register for TC Ports 8-15) . . . . . . . . . . . . .182
0xF09—SUMPORT2 (Summary Port Interrupt Status Register for TC ports 16-23) . . . . . . . . . . . . . . .183
0xF0A—ENSUMPORT2 (Summary Port Interrupt Control Register for TC Ports 16-23) . . . . . . . . . . . .183
0xF0B—SUMPORT3 (Summary Port Interrupt Status Register for TC ports 24-31) . . . . . . . . . . . . . . .184
0xF0C—ENSUMPORT3 (Summary Port Interrupt Control Register for TC Ports 24-31) . . . . . . . . . . . .184
0xF0F—SCRATCH (Scratch Pad Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .184
0xF10—TCCTRL0 (TC Control Register for TC ports 0-3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .185
0xF11—TCCTRL1 (TC Control Register for TC ports 4-7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .185
0xF12—TCCTRL2 (TC Control Register for TC ports 8-11) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .186
0xF13—TCCTRL3 (TC Control Register for TC ports 12-15) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .186
0xF14—TCCTRL4 (TC Control Register for TC ports 16-19) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .187
0xF15—TCCTRL5 (TC Control Register for TC ports 20-23) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .187
0xF16—TCCTRL6 (TC Control Register for TC ports 24-27) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .188
0xF17—TCCTRL7 (TC Control Register for TC ports 28-31) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .188
0xF18—ONESECINT (One Second Interrupt Status Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .188
0xF19—ONESECINT (One Second Interrupt Control Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .189
0x800—IMA_VER_1_CONFIG (IMA Type and Version Code I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .189
0x801—IMA_VER_2_CONFIG (IMA Version Codes II and III) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .189
0x802—IMA_SUBSYS_CONFIG (IMA Configuration Control) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .190
0x803—IMA_MISC_STATUS (IMA Miscellaneous Status) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .190
0x804—IMA_MISC_CONFIG (IMA Miscellaneous Control) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .191
0x805—IMA_MEM_LOW_TEST (IMA Memory Test Address (Bits 0–7)) . . . . . . . . . . . . . . . . . . . . . . .191
0x806—IMA_MEM_HI_TEST (IMA Memory Test Address (Bits 8–15)) . . . . . . . . . . . . . . . . . . . . . . . .192
0x807—IMA_MEM_TEST_CTL (IMA Memory Test Control / Address MSBs) . . . . . . . . . . . . . . . . . . . .192
0x808—IMA_MEM_TEST_DATA (IMA Memory Test Data) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .192
Mindspeed Proprietary and Confidential
Mindspeed Technologies
®
Table of Contents
vi