NAND01GW3B2AN6E STMicroelectronics, NAND01GW3B2AN6E Datasheet - Page 3

• Manufacturer Part Number: NAND01GW3B2AN6E
• Description: IC FLASH 1GBIT 48TSOP
• Manufacturer: STMicroelectronics

Specifications of NAND01GW3B2AN6E

• Format - Memory: FLASH
• Memory Type: FLASH - Nand
• Memory Size: 1G (128M x 8)
• Interface: Parallel
• Voltage - Supply: 2.7 V ~ 3.6 V
• Operating Temperature: -40°C ~ 85°C
• Package / Case: 48-TSOP
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Speed: -
• Other names: 497-4617

NAND01G-B2B, NAND02G-B2C
7
8
9
10
11
6.2
6.3
6.4
6.5
6.6
6.7
6.8
6.9
Data protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Software algorithms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
8.1
8.2
8.3
8.4
8.5
8.6
Program and erase times and endurance cycles . . . . . . . . . . . . . . . . . 40
Maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
DC and AC parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
11.1
11.2
Cache read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Page program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.3.1
6.3.2
Copy back program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Cache program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Block erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Read status register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
6.8.1
6.8.2
6.8.3
6.8.4
6.8.5
6.8.6
Read electronic signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Bad block management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
NAND flash memory failure modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Garbage collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Wear-leveling algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Error correction code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Hardware simulation models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
8.6.1
8.6.2
Ready/Busy signal electrical characteristics . . . . . . . . . . . . . . . . . . . . . . 53
Data protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Sequential input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Random data input in a page . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Write protection bit (SR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
P/E/R controller and cache ready/busy bit (SR6) . . . . . . . . . . . . . . . . . 31
P/E/R controller bit (SR5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Cache program error bit (SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Error bit (SR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
SR4, SR3 and SR2 are reserved . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Behavioral simulation models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
IBIS simulations models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Contents
3/61