ICL7660ESA+ Maxim Integrated Products, ICL7660ESA+ Datasheet - Page 20

• Manufacturer Part Number: ICL7660ESA+
• Description: IC VOLTAGE CONVERTER 8-SOIC
• Manufacturer: Maxim Integrated Products
• Type: Switched Capacitor (Charge Pump), Divider, Doubler, Invertingr

Specifications of ICL7660ESA+

• Internal Switch(s): Yes
• Synchronous Rectifier: No
• Number Of Outputs: 1
• Current - Output: 20mA
• Frequency - Switching: 10kHz
• Voltage - Input: 1.5 ~ 10 V
• Operating Temperature: -40°C ~ 85°C
• Mounting Type: Surface Mount
• Package / Case: 8-SOIC (3.9mm Width)
• Power - Output: 471mW
• Function: Inverting/Step Up
• Output Voltage: - 1.5 V to - 10 V or 3 V to 20 V
• Output Current: 20 mA
• Maximum Operating Temperature: + 85 C
• Minimum Operating Temperature: - 40 C
• Mounting Style: SMD/SMT
• Primary Input Voltage: 10V
• No. Of Outputs: 1
• No. Of Pins: 8
• Operating Temperature Range: -40°C To +85°C
• Dropout Voltage Vdo: 500mV
• Filter Terminals: SMD
• Rohs Compliant: Yes
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Voltage - Output: -
• Lead Free Status / Rohs Status: Lead free / RoHS Compliant

を直列に接続したもので、GNDIに対して逆終端処理
されている場合には、シングルエンドのECL/PECL/
サイン波駆動も可能です。
デマルチプレクサのリセット動作
MAX104は、出力ディジタルデータのデータ速度を
サンプルクロックデータの半分に低減する内部1:2
デマルチプレクサを備えています。デマルチプレクサ
のリセットは、複数のMAX104をインターリーブする
時、及び外部デマルチプレクサを同期させる時に必要
となります。図1の簡略化ブロックダイアグラムには、
4つのメイン回路ブロックからなるデマルチプレクサ
リセット信号経路が示されています。入力から出力に
向かって、リセット入力デュアルラッチ、リセット
パイプライン、デマルチプレクサクロック発生器及び
リセット出力があります。デマルチプレクサリセット
動作及びこのセクションの制御に関係する信号は、表6
に記載されています。
リセット入力デュアルラッチ
リセット入力デュアルラッチ回路ブロックは、MAX104
のPECL出力を駆動しているものと同じV
とする差動PECLリセット入力を受け付けます。リセット
を同期させる必要のないアプリケーションにおいては、
リセット入力をオープンにしておいてかまいません。
この場合、リセット入力は内部50kΩ抵抗と20µA電流
ソースによって適正なレベルに自己バイアスされます。
この組み合わせがRSTIN+とRSTIN-の間に-1Vの差を
生成して内部リセット回路をディセーブルします。50Ω
で(V
で駆動された場合、内部バイアスネットワークは容易に
オーバードライブされます。図14にリセット入力構造
の略図を示します。
リセット入力データを適正にラッチするには、サンプル
クロックの立上がりエッジから見たセットアップ時間
(t
いる必要があります。図15のタイミング図に、リセット
入力とサンプリングクロックの間のタイミング関係を
示します。
± 5V、1Gsps、8ビットADC
2.2GHzトラック/ホールドアンプ内蔵
表5. DCカップリングのクロック駆動オプション
20
SU
Single-Ended Sine Wave
Differential Sine Wave
Single-Ended ECL
Differential ECL
)及びデータホールド時間(t
CC
______________________________________________________________________________________
CLOCK DRIVE
O - 2V)に終端処理されたPECLロジックレベル
HD
-10dBm to +4dBm
-10dBm to +4dBm
)の仕様が満たされて
ECL Drive
ECL Drive
CLK+
CC
O電源を基準
External 50Ω to GNDI
-10dBm to +4dBm
ECL Drive
図14. リセット入力構造の略図
図15. リセット入力タイミングの定義
CLK-
-1.3V
RSTIN+
RSTIN-
RESET INPUTS ARE
ESD PROTECTED
(NOT SHOWN IN THIS
SIMPLIFIED DRAWING).
50kΩ
20µA
50%
t
SU
CLKCOM
50kΩ
GNDI
GNDI
-2V
-2V
GNDD
RSTIN+
RSTIN-
50%
t
HD
50%
CLK+
CLK-
Figure 13a
Figure 13b
Figure 13c
Figure 13d
REFERENCE
V
CC
O