ZEN1501F Zenic, ZEN1501F Datasheet - Page 14

• Manufacturer Part Number: ZEN1501F
• Description: Memory Controller
• Manufacturer: Zenic

www.DataSheet4U.com
ＳＩでは各種のＤＲＡＭやＳＩＭＭに接続できるように、ＣＰＵアドレスバスと行列アドレスの配置
がされています。このメモリアドレスはアドレスデコード設定に関わらず出力されます。
ュサイクルは後述のリフレッシュタイマーによって起動されます。通常は１５μＳのインターバルで
リフレッシュを行うＤＲＡＭが多いですが、使用するメモリ素子に合わせて設定できます。
ッシュサイクルによって行アドレス数と列アドレス数が異なっています。このため使用できないＤＲ
ＡＭもありますのでＤＲＡＭの仕様をよく確認の上、メモリ素子の指定を行ってください。
ください。
デコードアドレスの設定はＭＰＲ３∼７で行います。
ＤＲＡＭのアドレスは行アドレスと列アドレスの２つに分けてメモリＩＣに接続されます。このＬ
使用しているＤＲＡＭの動作モードは、次の５つです。
ＤＲＡＭのリフレッシュは「ＣＡＳビフォアＲＡＳリフレッシュ」によって行います。リフレッシ
ＤＲＡＭは同じ容量でもデータ幅やリフレッシュサイクルの仕様が異なるものがあります。リフレ
ＤＲＡＭやＳＩＭについては、アプリケーションノートの
・メモリリード
・メモリアーリーライト
・高速ページメモリリード
・高速ページメモリライト
・ＣＡＳビフォアＲＡＳリフレッシュ
A31 A30 A29 A28 A27 A26 A25 A24 A23 A22 A21 A20
15
14
13
12
アドレス
ＲＡ１０
ＲＡ１１
メモリ
ＲＡ０
ＲＡ１
ＲＡ２
ＲＡ３
ＲＡ４
ＲＡ５
ＲＡ６
ＲＡ７
ＲＡ８
ＲＡ９
11
図６−８
表６−２
10
9
ＤＲＡＭのデコードアドレス指定
ＤＲＡＭメモリアドレス配置
8
Ａ１１
Ａ１２
Ａ１３
Ａ１４
Ａ１５
Ａ１６
Ａ１７
Ａ１８
Ａ１９
Ａ２０
Ａ２２
Ａ２４
ＲＡ
7
- 14 -
ＣＰＵアドレス
6
5
4
９−３．適合ＤＲＡＭ素子例
Ａ１０
Ａ２１
Ａ２３
Ａ２５
Ｘ
ＣＡ
Ａ２
Ａ３
Ａ４
Ａ５
Ａ６
Ａ７
Ａ８
Ａ９
3
Ｘ
2
Ｘ
1
ＺＥＮ１５０１Ｆ
Ｘ
0
(Z1501G97)ZENIC Inc.
(下位ｱﾄﾞﾚｽ:10 1C)
デコードアドレス
ＭＰＲ４∼７
を参照して