ZEN1501F Zenic, ZEN1501F Datasheet - Page 21

no-image

ZEN1501F

Manufacturer Part Number
ZEN1501F
Description
Memory Controller
Manufacturer
Zenic
Datasheet
www.DataSheet4U.com
6)インターバルタイマー周期の設定
になります。
7)UART用プリスケーラの設定
インターバルタイマーの周期はTIMRのレジスタに設定します。
インターバルタイマーの割り込みが発生する周期は、(分周比
ただし、分周値を0に設定した場合、このタイマーは動作しません。
また、発生させる割り込みは、後述の割り込み制御設定2(ITR2)で行います。
UART用のプリスケーラを内蔵しており、MCLKを分周したクロック(以後UCLKと略)
をUARTに供給することが可能です。
UCLKの周期は、(分周比
ただし、分周値を0に設定した場合、UCLKは動作しません。
なお、UARTの基準クロックは外部入力TRCKまたはUCLKの2つから選択できます。
選択は、後述のLSI制御レジスタ(CTRL1)のMODCでおこないます。
15
15
14
14
13
13
12
12
図6−24
図6−23
11
11
10
10
9
9
UART用プリスケーラの分周比設定
インターバルタイマーの分周比設定
1)×(MCLKの周期)になります。
8
8
7
7
- 21 -
6
6
5
5
4
4
3
3
2
2
1)×(ICLKの周期)
1
1
ZEN1501F
0
0
(Z1501G97)ZENIC Inc.
分周比
分周比
TIMR
(下位アドレス:58)
PRDV1
(下位アドレス:48)

Related parts for ZEN1501F