ZEN1501F Zenic, ZEN1501F Datasheet - Page 31

• Manufacturer Part Number: ZEN1501F
• Description: Memory Controller
• Manufacturer: Zenic

www.DataSheet4U.com
６−１４．ＵＡＲＴ機能概要
アル・データをパラレル・データに変換します。送信回路は、パラレル・データをシリアル・データ
に変換し、スタート・ビット、パリティ・ビット、ストップ・ビットを付加します。
１、１.５、２ビットのいずれかを選択できます。
す。また、モデム・コントロール信号（ＲＴＳ、ＣＴＳ、ＤＳＲ、ＤＴＲ、ＲＩ、ＤＣＤ）も用意さ
れています。
６−１５．ＵＡＲＴレジスタ説明
タ、データ・レジスタの3種類があります。制御レジスタには、ボーレート選択レジスタ（ＤＬＬ、
ＤＬＭ）、ライン制御レジスタ（ＬＣＲ）、割り込み許可レジスタ（ＩＥＲ）、モデム制御レジスタ
（ＭＣＲ）があります。ステータス・レジスタにはライン・ステータス・レジスタ（ＬＳＲ）、モデ
ム・ステータス・レジスタ（ＭＳＲ）があります。データ・レジスタには、受信バッファ・レジスタ
（ＲＢＲ）、送信ホールド・レジスタ（ＴＨＲ）があります。 ＲＢＲレジスタ、ＴＨＲレジスタ、Ｄ
ＬＬレジスタおよび、ＤＬＭレジスタ、ＩＥＲレジスタは同一アドレスに配置されています。上記レ
ジスタを選択する際には、リード・ライト・アドレス信号とともにＬＣＲ[7]ビット（ＤＬＡＢ）を使
用します。
レジスタです。８ビット未満のデータが送信される時には、データは右詰め（ビット0がＬＳＢ）にさ
れ上位ビットには０が格納されます。シリアル・データの送受信の最初のデータは、いつもビット０
です。ＵＡＲＴのデータ・レジスタは二重バッファ構造になっており、送受信中にリード／ライト動
作が可能です。この二重バッファの外部側レジスタ名は、送信側がＴＳＲレジスタ、受信側がＲＳＲ
レジスタです。
ＵＡＲＴはプログラム可能な送信回路とボーレート発生回路が内蔵されています。
受信回路はスタート・ビット、データ・ビット、ストップ・ビット、パリティ・ビットを含むシリ
ワード長は５、６、７、８ビットのデータ・ビットをプログラムできます。ストップ・ビット長は
ＵＡＲＴにはプログラム可能な分周回路によって入力クロック周波数を１∼２
ＵＡＲＴを動作させるための内部レジスタには、大きくわけて制御レジスタ、ステータス・レジス
送信バッファ・レジスタと受信バッファ・レジスタは、５∼８ビットのデータを格納するデータ・
ＤＬＡＢは、ライン制御レジスタ（ＬＣＲ）のＤ７ビットに書き込んで設定します。
ＲＢＲ
ＴＨＲ
ＩＥＲ
ＩＩＲ
ＬＣＲ
ＭＣＲ
ＬＳＲ
ＭＳＲ
ＳＣＲ
ＤＬＬ
ＤＬＭ
略号
受信バッファ・レジスタ(読み出し専用)
送信ホールド・レジスタ(書き込み専用)
割り込み許可レジスタ
割り込み設定レジスタ
ライン制御レジスタ
モデム制御レジスタ
ライン・ステータス・レジスタ
モデム・ステータス・レジスタ
スクラッチ・レジスタ
ボーレート選択レジスタ(下位：LSB)
ボーレート選択レジスタ(上位：MSB)
レジスタ名(記号)
表６−３０
ＵＡＲＴレジスタ一覧１
- 31 -
DLAB
０
０
０
Ｘ
Ｘ
Ｘ
Ｘ
Ｘ
Ｘ
１
１
A4
０
０
０
０
０
１
１
１
１
０
０
０
０
０
１
１
０
０
１
１
０
０
A3
ＺＥＮ１５０１Ｆ
A2
０
０
１
０
１
０
１
０
１
０
１
(Z1501G97)ZENIC Inc.
１６
−１に分周できま
(FFFF 0080)
(FFFF 0080)
(FFFF 0084)
(FFFF 0088)
(FFFF 008C)
(FFFF 0090)
(FFFF 0094)
(FFFF 0098)
(FFFF 009C)
(FFFF 0080)
(FFFF 0084)
アドレス