ZEN1501F Zenic, ZEN1501F Datasheet - Page 36

• Manufacturer Part Number: ZEN1501F
• Description: Memory Controller
• Manufacturer: Zenic

www.DataSheet4U.com
・ＭＳＲ[4]：０の時モデムが送信出力（ＳＯＵＴ）からデータを受信する準備ができていることを示
・ＭＳＲ[5]：０の時モデムが受信回路にデータを送信する準備ができていることを示します。ＵＡＲ
・ＭＳＲ[6]：ＵＡＲＴがループ・モード（ＭＣＲ[4]＝１）にある時は、ＯＵＴ２（ＭＣＲ[3]）ビッ
・ＭＳＲ[7]：ＵＡＲＴがループ・モード（ＭＣＲ[4]＝１）にある時は、ＯＵＴ１（ＭＣＲ[2]）ビッ
４）モデム・ステータス・レジスタ（ＭＳＲ）
読み出すことで、ＣＰＵはＵＡＲＴに接続されているモデムや周辺デバイスの状態を知ること
ができます。 ＭＳＲレジスタのうちの4ビット（ＭＳＲ[3]∼ＭＳＲ[0]）はＭＳＲレジスタを
最後に読み出してからモデムの入力が変わっているか否かを示すデルタ・ステータス・ビット
です。モデムからの制御入力が状態を変化した時にデルタ・ステータス・ビットは１にセット
され、ＣＰＵがＭＳＲレジスタを読み出すと０にリセットされます。ＭＳＲ[4]∼ＭＳＲ[7]は
モデム入力信号（ＣＴＳ、ＤＳＲ、ＲＩ、ＤＣＤ）の状態を示します。ＩＥＲレジスタのモデ
ム・ステータス割り込みがイネーブルの時、モデム入力信号の状態変化で割り込みが発生しま
す。
タス・ビットに関してはその読み出しで１が読み出されたデルタ・ステータス・ビットに対応
するモデム入力信号の状態変化は無視されＭＳＲレジスタに反映されません。０が読み出され
たビットと対応するモデム入力信号の状態変化は読み出しが終わった時点でＭＳＲレジスタに
反映されます。
った時点で各ビットに反映されます。
モデムまたは周辺デバイスからのモデム入力信号の状態を保持しています。このレジスタを
ＭＳＲレジスタ読みだし期間中にモデム入力信号の状態変化が発生した時、デルタ・ステー
また、ＭＳＲ[0]∼ＭＳＲ[3]も同様に読み出し期間中に状態が変化した場合読みだしが終わ
Ｄ７
Ｄ６
Ｄ５
Ｄ４
Ｄ３
Ｄ２
Ｄ１
Ｄ０
ビット
します。ＵＡＲＴがループ・モード（ＭＣＲ[4]＝１）にある時は、ＭＣＲ[1]（ＲＴＳ
）の値が設定されます。
Ｔがループ・モード（ＭＣＲ[4]＝１）にある時は、ＤＴＲ（ＭＣＲ[0]）ビットの値が
設定されます。
トの値が設定されます。
トの値が設定されます。
DCD信号の状態
RI信号の状態
DSR信号の状態
CTS信号の状態
DCD信号の状態変化
RI信号の状態変化
DSR信号の状態変化
CTS信号の状態変化
項
表６−３５
目（記号）
モデム・ステータス・レジスタ
- 36 -
値
0
1
0
1
0
1
0
1
DCD信号の値です。
RI信号の値です。
DSR信号の値です。
CTS信号の値です。
DCD信号が変化していない。
DCD信号が変化している。
RI信号が変化していない。
RI信号が変化している。
DSR信号が変化していない。
DSR信号が変化している。
CTS信号が変化していない。
CTS信号が変化している。
機
能
ＺＥＮ１５０１Ｆ
(Z1501G97)ZENIC Inc.