km4132g271a ETC-unknow, km4132g271a Datasheet - Page 43

• Manufacturer Part Number: km4132g271a
• Description: 128k 32bit Banks Synchronous Graphic
• Manufacturer: ETC-unknow

CLOCK
KM4132G271A
Self Refresh Entry & Exit Cycle
ADDR
DQM
CKE
RAS
CAS
DSF
WE
DQ
CS
A
A
9
8
*Note :
*Note 7
0
Self Refresh Entry
1
TO ENTER SELF REFRESH MODE
1. CS, RAS & CAS with CKE should be low at the same clock cycle.
2. After 1 clock cycle, all the inputs including the system clock can be don't care except for CKE.
3. The device remains in self refresh mode as long as CKE stays "Low".
TO EXIT SELF REFRESH MODE
4. System clock restart and be stable before returning CKE high.
5. CS starts from high.
6. Minimum
7. 1K cycle of burst auto refresh is required before self refresh entry and after self refresh exit
t
*Note 1
SS
if the system uses burst refresh.
cf.) Once the device enters self refresh mode, minimum
2
*Note 2
Hi-Z
3
t
RC
is required after CKE going high to complete self refresh exit.
4
5
6
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
*Note 3
7
8
9
t
10
RAS
*Note 4
Hi-Z
Self Refresh Exit
is required before exit from self refresh.
11
*Note 5
t
12
SS
t
13
RC
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
min.
14
*Note 6
Rev.0 (August 1997)
Auto Refresh
15
*Note 7
CMOS SGRAM
16
17
: Don't care
18
19