m395t5160dz4-cd56/e66 Samsung Semiconductor, Inc., m395t5160dz4-cd56/e66 Datasheet - Page 18
![no-image](/images/no-image-200.jpg)
m395t5160dz4-cd56/e66
Manufacturer Part Number
m395t5160dz4-cd56/e66
Description
Ddr2 Fully Buffered Dimm
Manufacturer
Samsung Semiconductor, Inc.
Datasheet
1.M395T5160DZ4-CD56E66.pdf
(31 pages)
FBDIMM
Note :
1.DQ-to I/O wiring may be changed within a byte.
2.There are two physical copies of each address/command/control/clock.
3. There are four physical copies of each clock.
V
S1
S0
SS
5.3 4GB, 512Mx72 Module - M395T5160DZ4
DQS0-DQS17
DQS0-DQS8
DQ0-DQ63
PN0-PN13
PN0-PN13
SCK/SCK
CB0-CB7
PS0-PS9
PS0-PS9
SA1-SA2
DQS0
DQS0
DQS2
DQS2
DQS3
DQS3
DQS1
DQS1
DQS4
DQS4
DQS5
DQS5
DQS6
DQS6
DQS7
DQS7
DQS8
DQS8
RESET
SDA
SCL
SA0
DQ0
DQ1
DQ2
DQ3
DQ8
DQ9
DQ10
DQ11
DQ16
DQ17
DQ18
DQ19
DQ24
DQ25
DQ26
DQ27
DQ32
DQ33
DQ34
DQ35
DQ40
DQ41
DQ42
DQ43
DQ48
DQ49
DQ50
DQ51
DQ56
DQ57
DQ58
DQ59
CB0
CB1
CB2
CB3
M
A
B
DM
DM
DM
DM
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
CS DQS DQS
D0
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D2
D3
CS DQS DQS
D5
CS DQS DQS
CS DQS DQS
CS DQS DQS
D1
D4
D6
D7
D8
SN0-SN13
SN0-SN13
SS0-SS9
SS0-SS9
S0->CS(D0-D17)
CKE0->CKE(D0-D17)
S1->CS(D18-D35)
CKE1->CKE(D18-D35)
ODT->ODT(all SDRAMs)
BA0-BA2(all SDRAMs)
A0-A15(all SDRAMs)
RAS(all SDRAMs)
CAS(all SDRAMs)
WE(all SDRAMs)
CK/CK(all SDRAMs)
(populated as 2 rank of x4 DDR2 SDRAMs)
DM
DM
DM
DM
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D18
D19
D20
D21
CS DQS DQS
D23
D24
CS DQS DQS
D26
D22
D25
SCL
All address/command/control/clock
WP
DQS9
DQS9
DQS11
DQS11
DQS12
DQS12
DQS10
DQS10
DQS13
DQS13
DQS14
DQS14
DQS15
DQS15
DQS16
DQS16
DQS17
DQS17
Serial PD
SA0 SA1 SA2
A0
DQ4
DQ5
DQ6
DQ7
DQ12
DQ13
DQ14
DQ15
DQ20
DQ21
DQ22
DQ23
DQ28
DQ29
DQ30
DQ31
DQ36
DQ37
DQ38
DQ39
DQ44
DQ45
DQ46
DQ47
DQ52
DQ53
DQ54
DQ55
DQ60
DQ61
DQ62
DQ63
CB4
CB5
CB6
CB7
18 of 31
A1
A2
DM
DM
DM
DM
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
SDA
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D11
D12
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D9
D10
D13
D14
D15
D16
D17
DM
DM
DM
DM
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
V
DDSPD
V
V
V
V
V
REF
CC
DD
SS
TT
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D27
D28
D29
D30
CS DQS DQS
D32
D33
D34
D35
D31
V
Rev. 1.01 March 2008
TT
DDR2 SDRAM
Terminators
AMB
SPD, AMB
D0-D35, AMB
D0-D35
D0-D35,SPD,AMB