UPD78F0555MA-FAA-AX Renesas Electronics America, UPD78F0555MA-FAA-AX Datasheet - Page 116

• Manufacturer Part Number: UPD78F0555MA-FAA-AX
• Description: MCU 8BIT 16-SSOP
• Manufacturer: Renesas Electronics America
• Series: 78K0/Kx2-Lr

Specifications of UPD78F0555MA-FAA-AX

• Core Processor: 78K/0
• Core Size: 8-Bit
• Speed: 10MHz
• Connectivity: I²C, LIN, UART/USART
• Peripherals: LVD, POR, PWM, WDT
• Number Of I /o: 9
• Program Memory Size: 4KB (4K x 8)
• Program Memory Type: FLASH
• Ram Size: 384 x 8
• Voltage - Supply (vcc/vdd): 1.8 V ~ 5.5 V
• Data Converters: A/D 4x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Package / Case: *
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Eeprom Size: -

FF40H
FF41H
FF42H
FF43H
FF44H to
FF47H
FF48H
FF49H
FF4AH
FF4BH
FF4CH to
FF4EH
FF4FH
FF50H
FF51H
FF52H
FF53H
FF54H
FF55H
FF56H
FF57H
FF58H
FF59H to
FF5FH
FF60H
FF61H
FF62H to
FF68H
FF69H
FF6AH
Address
78K0/Kx2-L
Notes 1. 48-pin products only.
Remark
R01UH0028EJ0400 Rev.4.00
Sep 27, 2010
2. 44-pin and 48-pin products only.
3. These registers are incorporated only in products with operational amplifier.
CKS
CR51
TMC51
EGPCTL0
EGNCTL0
EGPCTL1
EGNCTL1
ISC
ASIM6
ASIS6
ASIF6
CKSR6
BRGC6
ASICL6
TMHMD0
TCL50
AMP0M
AMP1M
Symbol
Note3
Note3
For a bit name enclosed in angle brackets (<>), the bit name is defined as a reserved word in the RA78K0, and
is defined as an sfr variable using the #pragma sfr directive in the CC78K0.
Note1
−
−
−
−
−
−
−
<TCE51>
<SBRF6> <SBRT6> SBTT6 SBL62 SBL61 SBL60
MP0E>
MP1E>
<POWE
MDL67 MDL66 MDL65 MDL64 MDL63 MDL62 MDL61 MDL60
<TMH
EGP7
EGN7
<OPA
<OPA
E0>
Note1
Note1
R6>
7
0
−
−
−
0
0
−
0
−
0
−
0
0
−
−
0
<TXE6> <RXE6>
<PGAE
CKS02 CKS01 CKS00
TMC516
EGN6
EGP6
Note1
Note1
N>
6
0
−
−
−
0
0
−
0
−
0
−
0
0
−
0
−
0
Table 3-10. Special Function Register List: 78K0/KC2-L (3/6)
EGN5
EGP5
−
−
−
−
−
−
−
−
5
0
0
0
0
0
0
0
0
0
0
0
<CLOE> CCS3
EGP4
EGN4
PS61
−
−
−
−
−
−
−
−
4
0
0
0
0
0
0
0
0
0
0
Bit No.
<LVS51> <LVR51> TMC511 <TOE51>
EGP11 EGP10
EGN11 EGN10
TPS63 TPS62 TPS61 TPS60
TMMD
EGP3
EGN3
PS60
01
3
−
−
−
−
0
−
0
−
0
−
0
0
−
0
TCL502 TCL501 TCL500
TMMD
EGP2
EGN2
CCS2
CL6
PE6
00
2
−
−
−
−
0
−
−
0
−
0
0
−
TXBF6 TXSF6
<TOLE
EGN1
EGN9
AMP0
CCS1
EGP1
EGP9
ISC1
DIR6
VG1
FE6
SL6
V0>
1
−
−
−
−
−
−
−
0
−
<TOEN
TXDLV6
ISRM6
EGN0
OVE6
AMP0
CCS0
EGP0
EGP8
EGN8
ISC0
VG0
Note2
Note2
0>
−
−
−
−
−
−
−
−
0
0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
−
−
−
−
R
−
R
−
−
CHAPTER 3 CPU ARCHITECTURE
1
√
−
−
√
−
√
√
√
√
−
√
√
−
−
−
−
−
−
√
−
√
√
−
√
√
Simultaneously
Number of Bits
Manipulated
−
−
−
−
−
−
−
8
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
16
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
Reset
After
00H
00H
01H
00H
00H
00H
FFH
16H
00H
00H
00H
00H
00H
00H
00H
00H
00H
00H
−
−
−
−
−
−
−
320
619
619
619
619
463
454
457
458
436
436
339
318
399
317
458
460
461
−
−
−
−
−
−
−
102