pnx1500 NXP Semiconductors, pnx1500 Datasheet - Page 5

• Manufacturer Part Number: pnx1500
• Description: Pnx15xx Series Connected Media Processor
• Manufacturer: NXP Semiconductors

Philips Semiconductors
Volume 1 of 1
Chapter 9: DDR Controller
1.
2.
2.1
2.1.1
2.1.2
2.1.3
2.2
2.2.1
2.2.2
2.2.3
2.2.4
2.2.5
2.2.6
2.3
2.3.1
2.3.2
2.4
2.5
2.5.1
2.5.2
2.5.3
2.5.4
Chapter 10: LCD Controller
1.
1.1
2.
2.1
2.2
3.
3.1
3.2
Chapter 11: QVCP
1.
1.1
2.
2.1
2.2
2.3
2.3.1
2.3.2
2.3.3
2.3.4
2.3.5
2.3.6
2.3.7
2.4
2.4.1
PNX15XX_SER_3
Product data sheet
Introduction
Functional Description
Introduction
Functional Description
Operation
Introduction
Functional Description
Start and Warm Start
The Start Mode
Warm Start
Observing Start State
Arbitration
The First Level of Arbitration: Between the DMA
and the CPU
Second Level of Arbitration
Dynamic Ratios
Pre-Emption
Back Log Buffer (BLB)
PMAN (Hub) versus DDR Controller Interaction
9
Addressing
Memory Region Mapping Scheme
DDR Memory Rank Locations
Clock Programming
Power Management
Halting and Unhalting
MMIO Directed Halt
Auto Halt
Observing Halt Mode
LCD Controller Features
Overview
Power Sequencing
Overview
Power Sequencing State Machine
Features
QVCP Block Diagram
Architecture
Layer Resources and Functions
Memory Access Control (DMA CTRL)
Pixel Formatter Unit (PFU)
Chroma Key and Undither (CKEY/UDTH) Unit
7
Chroma Upsample Filter (CUPS)
Linear Interpolator (LINT)
Video/Graphics Contrast Brightness Matrix
(VCBM)
Layer and Fetch Control
Pool Resources and Functions
CLUT (Color Look Up Table)
11-11
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-14
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-10
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-8
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5
9-3
. . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
. . . . . . . . . . . . . . . . . . . . . . . . . . . 9-6
. . . . . . . . . . . . . . . . . . . . . . . 10-2
. . . . . . . . . . . . . . . . . . . . . . 9-13
. . . . . . . . . . . . . . . . . . . . . . 9-13
. . . . . . . . . . . . . . . . . . . . . . 9-14
. . . . . . . . . . . . . . . . . . . . . . 9-2
. . . . . . . . . . . . . . . . . . . . . 9-15
. . . . . . . . . . . . . . . . . . . . . 9-3
. . . . . . . . . . . . . . . . . . . . . 9-9
. . . . . . . . . . . . . . . . . . . . 9-14
. . . . . . . . . . . . . . . . . . . . 11-4
. . . . . . . . . . . . . . . . . . 10-1
. . . . . . . . . . . . . . . . . 11-12
. . . . . . . . . . . . . . . . . . 9-1
. . . . . . . . . . . . . . . . . 10-1
. . . . . . . . . . . . . . . . . 11-4
. . . . . . . . . . . . . . . . 11-11
. . . . . . . . . . . . . . . . . 9-6
. . . . . . . . . . . . . . . . 11-7
. . . . . . . . . . . . . 11-13
. . . . . . . . . . . . . 9-12
. . . . . . . . . . . 11-13
. . . . . . . . . . . 11-6
. . . . . . . . . 11-11
. . . . . . . . . 9-10
. . . . . . . . . 10-3
. . . . . . 11-6
Rev. 3 — 17 March 2006
11-
9-
2.5.5
3.
3.1
3.2
3.3
3.4
3.5
3.6
4.
4.0.1
4.1
4.2
4.3
4.4
4.5
4.6
4.7
5.
5.1
5.2
6.
3.2.1
3.2.2
3.2.3
3.2.4
3.3
3.4
4.
4.1
2.4.2
2.4.3
2.4.4
2.4.5
2.4.6
2.4.7
2.5
2.6
2.6.1
2.6.2
2.7
2.7.1
2.7.2
2.7.3
2.7.4
Application Notes
Timing Diagrams and Tables
Register Descriptions
References
Register Descriptions
Sequence of Actions
Memory Configurations
Error Signaling
Latency
Data Coherency
Programming the Internal Arbiter
The DDR Controller and the DDR Memory
Devices
Tcas Timing Parameter
Trrd and Trc Timing Parameters
Trfc Timing Parameter
Twr Timing Parameter
Tras Timing Parameter
Trp Timing Parameter
Trcd_rd Timing Parameter
Trcd_wr Timing Parameter
Register Summary
Register Table
IDLE state
DCEN state
BLEN state
PEPED state
Counter
Gating Logic
LCD MMIO Registers
DCTI (Digital Chroma/Color Transient
Improvement)
HSRU (Horizontal Sample Rate Upconverter)
13
HIST (Histogram Modification) Unit
LSHR (Luminance/Luma Sharpening) Unit
Color Features (CFTR) Unit
PLAN (Semi Planar DMA) Unit
Screen Timing Generator
Mixer Structure
Key Generation
Alpha Blending
Output Pipeline Structure
Supported Output Formats
Layer Selection
Chrominance Downsampling (CDNS)
Gamma Correction and Noise Shaping (GNSH&
ONSH)
11-20
9-20
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-17
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4
PNX15xx Series
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-32
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
11-13
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
© Koninklijke Philips Electronics N.V. 2006. All rights reserved.
. . . . . . . . . . . . . . . . . . . . . . . . . . . 9-17
. . . . . . . . . . . . . . . . . . . . . . . . . . . 9-25
. . . . . . . . . . . . . . . . . . . . . . . . . . 11-19
. . . . . . . . . . . . . . . . . . . . . . . . . . 9-18
. . . . . . . . . . . . . . . . . . . . . . . . . 11-16
. . . . . . . . . . . . . . . . . . . . . . . . . 11-18
. . . . . . . . . . . . . . . . . . . . . . . . . 11-20
. . . . . . . . . . . . . . . . . . . . . . . 9-16
. . . . . . . . . . . . . . . . . . . . . . . 9-24
. . . . . . . . . . . . . . . . . . . . . . 9-16
. . . . . . . . . . . . . . . . . . . . . 10-7
. . . . . . . . . . . . . . . . . . . . 9-21
. . . . . . . . . . . . . . . . . . . . 9-22
. . . . . . . . . . . . . . . . . . . . 9-22
. . . . . . . . . . . . . . . . . . . 9-16
. . . . . . . . . . . . . . . . . . . 9-21
. . . . . . . . . . . . . . . . . . . 9-22
. . . . . . . . . . . . . . . . . . . 9-23
. . . . . . . . . . . . . . . . . . . 10-6
. . . . . . . . . . . . . . . . . 11-19
. . . . . . . . . . . . . . . . . 9-23
. . . . . . . . . . . . . . . . 11-15
. . . . . . . . . . . . . . . . 9-23
. . . . . . . . . . . . . . . 11-20
. . . . . . . . . . . . . . 11-14
. . . . . . . . . . . . 11-15
. . . . . . . . . . . . 9-20
. . . . . . . . . . . 9-18
. . . . . . . . . . . 9-21
. . . . . . . . 11-14
. . . . . . 11-20
. 11-14
. 11-
-5