PSB21150FV14XT Infineon Technologies, PSB21150FV14XT Datasheet - Page 11

• Manufacturer Part Number: PSB21150FV14XT
• Manufacturer: Infineon Technologies

Specifications of PSB21150FV14XT

• Number Of Line Interfaces: 1
• Control Interface: HDLC
• Lead Free Status / Rohs Status: Compliant

List of Figures
Figure 76
Figure 77
Figure 78
Figure 79
Figure 80
Figure 81
Figure 82
Figure 83
Figure 84
Figure 85
Figure 86
Figure 87
Figure 88
Figure 89
Figure 90
Figure 91
Figure 92
Figure 93
Figure 94
Figure 95
Figure 96
Figure 97
Figure 98
Figure 99
Figure 100
Figure 101
Figure 102
Figure 103
Figure 104
Figure 105
Data Sheet
Data Flow for Collision Resolution Procedure in Intelligent NT . . . . . 136
Deactivation of the IOM-2 Interface . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Activation of the IOM-2 interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
RFIFO Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
Data Reception Procedures. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Reception Sequence Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
Receive Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
Data Transmission Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Transmission Sequence Example . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Transmit Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Interrupt Status Registers of the HDLC Controllers . . . . . . . . . . . . . . 161
Layer 2 Test Loops . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
Register Mapping of the IPAC-X . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
Oscillator Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
Input/Output Waveform for AC Tests . . . . . . . . . . . . . . . . . . . . . . . . . 241
IOM-2 Timing (TE mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
IOM-2 Timing (LT-S, LT-T, NT mode) . . . . . . . . . . . . . . . . . . . . . . . . 243
Definition of Clock Period and Width . . . . . . . . . . . . . . . . . . . . . . . . . 244
SCI Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
Microprocessor Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Microprocessor Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
Non-Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
Microprocessor Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
Microprocessor Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
Non-Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
Sampling Time in LT-S/NT Mode (M-Bit Input) . . . . . . . . . . . . . . . . . 250
Reset Signal RES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
Maximum Line Input Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
Transformer Circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
11
PSB/PSF 21150
2003-01-30
IPAC-X
Page