PEB20256EV21GXP Infineon Technologies, PEB20256EV21GXP Datasheet - Page 13

• Manufacturer Part Number: PEB20256EV21GXP
• Manufacturer: Infineon Technologies

Specifications of PEB20256EV21GXP

• Operating Supply Voltage (typ): 2.5/3.3V
• Operating Temp Range: 0C to 70C
• Operating Temperature Classification: Commercial
• Mounting: Surface Mount
• Lead Free Status / Rohs Status: Compliant

List of Figures
Figure 1-1
Figure 1-2
Figure 1-3
Figure 2-1
Figure 2-2
Figure 3-1
Figure 4-1
Figure 4-2
Figure 4-3
Figure 4-4
Figure 4-5
Figure 4-6
Figure 4-7
Figure 4-8
Figure 4-9
Figure 4-10
Figure 4-11
Figure 4-12
Figure 4-13
Figure 4-14
Figure 4-15
Figure 5-1
Figure 5-2
Figure 5-3
Figure 5-4
Figure 5-5
Figure 5-6
Figure 5-7
Figure 5-8
Figure 5-9
Figure 5-10
Figure 5-11
Figure 5-12
Figure 5-13
Figure 5-14
Figure 5-15
Figure 8-1
Figure 8-2
Figure 8-3
Figure 8-4
Figure 8-5
Figure 8-6
Data Sheet
MUNICH256 16-port Mode Logic Symbol . . . . . . . . . . . . . . . . . . . . . . 22
MUNICH256 28-port Mode Logic Symbol . . . . . . . . . . . . . . . . . . . . . . 23
System Integration of the MUNICH256 . . . . . . . . . . . . . . . . . . . . . . . . 24
MUNICH256 Pin Configuration 16-Port Mode . . . . . . . . . . . . . . . . . . . 25
MUNICH256 Pin Configuration 28-Port Mode . . . . . . . . . . . . . . . . . . . 26
MUNICH256 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Port Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Local Port Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Remote Payload Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Remote Channel Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Test Breakout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Time slot Assignment in Channelized Modes . . . . . . . . . . . . . . . . . . . 58
Descriptor Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Receive Buffer Thresholds . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Transmit Buffer Thresholds . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
HDLC Frame Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Bit Synchronous PPP with HDLC Framing Structure. . . . . . . . . . . . . . 77
Mailbox Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Layer Two Interrupts (Channel, command, port and system interrupts 81
Interrupt Queue Structure in System Memory . . . . . . . . . . . . . . . . . . . 82
Mailbox Interrupt Notification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
PCI Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
PCI Write Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
SPI Read Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
SPI Write Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Intel Bus Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Intel Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Motorola Bus Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Motorola Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Supported Frame Structures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
T1 Mode Frame Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
E1, 4.096 MHz and 8.192 MHz Interface Timing in 16-port mode . . . 110
Unchannelized Mode Interface Timing . . . . . . . . . . . . . . . . . . . . . . . 111
T1-mode Interface Timing in 28-port Mode . . . . . . . . . . . . . . . . . . . . 111
E1-mode Interface Timing in 28-port Mode . . . . . . . . . . . . . . . . . . . . 112
Block Diagram of Test Access Port and Boundary Scan Unit . . . . . . 113
Clock Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
Transmit Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
Transmit Synchronization Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
Receive Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
Receive Synchronization Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
Supported Frame Structures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
13
PEB 20256 E
PEF 20256 E
04.2001
Page