TDGL003 Microchip Technology, TDGL003 Datasheet - Page 82

• Manufacturer Part Number: TDGL003
• Description: ChipKIT Max32 Development Board PIC32 Boards And Kits
• Manufacturer: Microchip Technology
• Series: PIC® 32MXr
• Type: MCUr

Specifications of TDGL003

• Silicon Manufacturer: Microchip
• Core Architecture: MIPS
• Core Sub-architecture: PIC32
• Silicon Core Number: PIC32MX
• Silicon Family Name: PIC32MX795Fxxxx
• Kit Contents: Board Only
• Contents: Board
• Lead Free Status / Rohs Status: Lead free / RoHS Compliant
• For Use With/related Products: MPLAB®, Arduino™ Mega

TABLE 4-43:
Legend:
Note
5040
5050
5060
5070
5080 U1PWRC
5200
5210
5220
5230
5240 U1STAT
5250
5260
5270 U1BDTP1
1:
2:
3:
4:
U1ADDR
U1OTG
U1OTG
U1OTG
U1OTG
U1CON
STAT
U1IR
U1EIR
U1EIE
U1IE
CON
IR
IE
(2)
(2)
(3)
x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Except where noted, all registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See
Registers”
This register does not have associated CLR, SET, and INV registers.
All bits in this register are read-only; therefore, CLR, SET, and INV registers are not supported.
The reset value for this bit is undefined.
(3)
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
USB REGISTERS MAP
for more information.
31/15
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
30/14
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
29/13
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
(1)
28/12
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
27/11
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
26/10
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
25/9
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
24/8
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
UACTPND
DPPULUP DMPULUP DPPULDWN DMPULDWN VBUSON
JSTATE
STALLIF
STALLIE
LSPDEN
BTSEF
BTSEE
Bits
23/7
IDIF
IDIE
—
—
—
ID
—
—
—
—
—
—
—
—
—
—
(4)
(4)
T1MSECIF LSTATEIF
T1MSECIE LSTATEIE
ATTACHIF RESUMEIF
ATTACHIE RESUMEIE
BMXEF
BMXEE
SE0
22/6
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
ENDPT<3:0>
(4)
TOKBUSY
LSTATE
DMAEF
DMAEE
PKTDIS
21/5
—
—
—
—
—
—
—
—
—
—
—
—
—
—
(4)
BDTPTRL<7:1>
USLPGRD
USBRST
ACTVIE
ACTVIF
BTOEE
IDLEIF
IDLEIE
BTOEF
20/4
—
—
—
—
—
—
—
—
—
—
—
—
—
—
DEVADDR<6:0>
SESVDIF SESENDIF
SESVDIE SESENDIE
HOSTEN
DFN8EF
DFN8EE
SESVD
TRNIF
TRNIE
19/3
DIR
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CRC16EF
CRC16EE
RESUME
SESEND
OTGEN
SOFIF
SOFIE
Section 12.1.1 “CLR, SET and INV
18/2
PPBI
—
—
—
—
—
—
—
—
—
—
—
—
—
—
USUSPEND USBPWR 0000
VBUSCHG VBUSDIS 0000
CRC5EF
CRC5EE
PPBRST
UERRIF
UERRIE
EOFEF
EOFEE
17/1
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
VBUSVDIE 0000
VBUSVDIF 0000
DETACHIF 0000
DETACHIE 0000
VBUSVD 0000
URSTIF
URSTIE
USBEN
SOFEN
PIDEF
PIDEE
16/0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000