EP3SL150F780I3N Altera, EP3SL150F780I3N Datasheet - Page 159

• Manufacturer Part Number: EP3SL150F780I3N
• Description: Stratix III
• Manufacturer: Altera

Altera Corporation
November 2007
GCLK0
GCLK1
GCLK2
GCLK3
GCLK4
GCLK5
GCLK6
GCLK7
GCLK8
GCLK9
GCLK10
GCLK11
GCLK12
GCLK13
GCLK14
GCLK15
Clock Resource
RCLK0
RCLK1
RCLK2
RCLK3
RCLK4
Clock Resources
Table 6–2. Clock Input Pin Connectivity to Global Clock Networks
Table 6–3. Clock Input Pin Connectivity to Regional Clock Networks (Quadrant 1) (Part 1 of 2)
v
v
—
—
—
0
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
0
v
—
—
—
—
1
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
1
Table 6–2
and GCLKs.
Table 6–3
and RCLKs in device Quadrant 1. A given clock input pin can drive two
adjacent regional clock networks to create a dual-regional clock network.
v
—
—
—
—
2
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
2
v
—
—
—
—
3
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
3
shows the connection between the dedicated clock input pins
shows the connectivity between the dedicated clock input pins
—
—
—
—
—
4
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
4
—
—
—
—
—
5
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
5
—
—
—
—
—
6
v
v
v
v
CLK (p/n Pins)
—
—
—
—
—
—
—
—
—
—
—
—
6
CLK (p/n Pins)
—
—
—
—
—
7
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
7
Clock Networks and PLLs in Stratix III Devices
—
—
—
—
—
8
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
8
—
—
—
—
—
Stratix III Device Handbook, Volume 1
9
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
9
10
—
—
—
—
—
10
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
11
—
—
—
—
—
11
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
12
—
—
—
—
—
12
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
13
—
—
—
—
—
13
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
14
—
—
—
—
—
14
—
—
—
—
—
—
—
—
—
—
—
—
v
v
v
v
15
—
—
—
—
—
15
v
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
6–9