PSB3186FV1.4 Infineon Technologies, PSB3186FV1.4 Datasheet - Page 6

• Manufacturer Part Number: PSB3186FV1.4
• Description: ISDN Interface ISDN
• Manufacturer: Infineon Technologies

Specifications of PSB3186FV1.4

• Control Type: HDLC
• Data Rate: 192 Kbps
• Maximum Operating Temperature: + 70 C
• Minimum Operating Temperature: 0 C
• Mounting Style: SMD/SMT
• Operating Supply Voltage: 3.3 V
• Package / Case: MQFP-64
• Lead Free Status / Rohs Status: Details

Table of Contents
3.7.1
3.7.1.1
3.7.2
3.7.2.1
3.7.2.2
3.7.3
3.7.3.1
3.7.3.2
3.7.3.3
3.7.3.4
3.7.3.5
3.7.3.6
3.7.4
3.7.5
3.7.5.1
3.7.5.2
3.7.6
3.8
3.8.1
3.8.2
3.8.2.1
3.8.2.2
3.8.3
3.8.3.1
3.8.3.2
3.8.4
3.8.5
3.8.6
3.9
4
4.1
4.1.1
4.1.2
4.1.3
4.1.4
4.1.5
4.1.6
4.1.7
4.1.8
4.1.9
4.1.10
4.1.11
Data Sheet
HDLC Controllers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Test Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Detailed Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
D-channel HDLC Control and C/I Registers . . . . . . . . . . . . . . . . . . . . . . 135
IOM-2 Handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Serial Data Strobe Signal and Strobed Data Clock . . . . . . . . . . . . . . . 86
IOM-2 Monitor Channel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
C/I Channel Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
D-Channel Access Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Activation/Deactivation of IOM-2 Interface . . . . . . . . . . . . . . . . . . . . . 105
Message Transfer Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Data Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
Data Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Access to IOM-2 channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Extended Transparent Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
HDLC Controller Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
RFIFOD - Receive FIFO D-Channel
XFIFOD - Transmit FIFO D-Channel . . . . . . . . . . . . . . . . . . . . . . . . . 135
ISTAD - Interrupt Status Register D-Channel . . . . . . . . . . . . . . . . . . . 136
MASKD - Mask Register D-Channel . . . . . . . . . . . . . . . . . . . . . . . . . . 137
STARD - Status Register D-Channel . . . . . . . . . . . . . . . . . . . . . . . . . 138
CMDRD - Command Register D-channel . . . . . . . . . . . . . . . . . . . . . . 139
MODED - Mode Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
EXMD1- Extended Mode Register D-channel 1 . . . . . . . . . . . . . . . . . 141
TIMR1 - Timer 1 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
SAP1 - SAPI1 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
SAP2 - SAPI2 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Controller Data Access (CDA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Serial Data Strobe Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Strobed IOM-2 Bit Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Handshake Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Error Treatment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
MONITOR Channel Programming as a Master Device . . . . . . . . . . . 95
MONITOR Channel Programming as a Slave Device . . . . . . . . . . . . 96
Monitor Time-Out Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
MONITOR Interrupt Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
TIC Bus D-Channel Access Control . . . . . . . . . . . . . . . . . . . . . . . . 100
S-Bus Priority Mechanism for D-Channel . . . . . . . . . . . . . . . . . . . . 102
Structure and Control of the Receive FIFO . . . . . . . . . . . . . . . . . . . 110
Receive Frame Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Structure and Control of the Transmit FIFO . . . . . . . . . . . . . . . . . . 118
Transmit Frame Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
6
. . . . . . . . . . . . . . . . . . . . . . . . . 135
PSB 3186
PSF 3186
2000-08-23
Page