tmxf28155 ETC-unknow, tmxf28155 Datasheet - Page 124

• Manufacturer Part Number: tmxf28155
• Description: Tmxf28155 Super Mapper 155/51 Mbits/s Sonet/sdh X28/x21 Ds1/e1
• Manufacturer: ETC-unknow

TMXF28155 Super Mapper
155/51 Mbits/s SONET/SDH x28/x21 DS1/E1
8 TMUX Registers
8.2 TMUX Register Map
Table 143. TMUX Register Map
Note: The reset default of all reserved bits is 0. Shading denotes reserved bits.
124
0x4000A
0x4000B
0x4000C TMUX_RH
0x4000D TMUX_RP
0x4000E
0x40000 TMUX_ID_
0x40002
0x40003
0x40004
0x40005
0x40006
0x40007
0x40008
0x40009
0x4000F
0x40011
Addr. Symbol
TMUX_ON
TMUX_RC
TMUX_RH
V_TX_MO
TMUX_TX
TMUX_RP
TMUX_RP
TMUX_RP
TMUX_RP
OH1_MSK
TMUX_RP
OH2_MSK
TMUX_RP
OH3_MSK
TMUX_AP
OH1_DLT
OH3_DLT
ESHOT
TMUX_
TMUX_
S_MSK
S_MSK
S_MSK
S_DLT
_DLT
RPS_
OH2_
MSK
DLT
DLT
TX_
DE
R
TMUX_RS
TMUX_RS
TMUX_RS
TMUX_RS
TMUX_RS
TMUX_RS
Bit 15
FB3D1
FB3D2
FB3D3
FB3M1
FB3M2
FB3M3
TMUX_RS
TMUX_RS
TMUX_RS
TMUX_RS
TMUX_RS
TMUX_RS
TMUX_RS
TMUX_RS
Bit 14
1BABE
DB3D1
DB3D2
DB3D3
1BABM
DB3M1
DB3M2
DB3M3
(continued)
TMUX_RS
TMUX_RU
TMUX_RU
TMUX_RU
TMUX_RS
TMUX_RU
TMUX_RU
TMUX_RU
NEQPD1
NEQPD2
NEQPD3
NEQPM1
NEQPM2
NEQPM3
Bit 13
1MOND
1MONM
TMUX_RLRDI
TMUX_RLRDI
TMUX_RPLM
TMUX_RPLM
TMUX_RPLM
TMUX_RPLM
TMUX_RPLM
TMUX_RPLM
Bit 12
MONM
MOND
PM1
PM2
PM3
PD1
PD2
PD3
TMUX_RLAI
TMUX_RLAI
TMUX_RN1
TMUX_RN1
TMUX_RN1
TMUX_RN1
TMUX_RN1
TMUX_RN1
SMONM
Bit 11
SMOND
MOND1
MOND2
MOND3
MONM1
MONM2
MONM3
One-Shot (0 to 1 transition Control Bit Parameters—R/W
TMUX_RK2
TMUX_RK3
TMUX_RK3
TMUX_RK3
TMUX_RK2
TMUX_RK3
TMUX_RK3
TMUX_RK3
Bit 10
MOND1
MOND2
MOND3
MONM1
MONM2
MONM3
MOND
MONM
Interrupt Mask Parameters for APSINT Pin—R/W
Interrupt Mask Parameters for INT Pin—R/W
Delta and Event Parameters—COR/COW
TMUX_VERSION[2:0]
Receive/Transmit Mode—R/W
TMUX_RAP
TMUX_RAP
TMUX_RF3
TMUX_RF3
TMUX_RF3
TMUX_RF3
TMUX_RF3
TMUX_RF3
MOND1
MOND2
MOND3
MONM1
MONM2
MONM3
SBABE
SBABM
Bit 9
ID and Version—RO
TMUX_RAP
TMUX_RF2
TMUX_RF2
TMUX_RF2
TMUX_RAP
TMUX_RF2
TMUX_RF2
TMUX_RF2
SMOND
SMONM
MONM1
MONM2
MONM3
MOND1
MOND2
MOND3
Bit 8
TMUX_B3S
TMUX_RF1
TMUX_RF1
SSF_APSM
TMUX_RR
TMUX_RR
TMUX_RR
TMUX_RR
TMUX_RR
TMUX_RR
TMUX_RH
FCLEAR
MOND
MONM
DIPM1
DIPM2
DIPM3
Bit 7
DIPD1
DIPD2
DIPD3
TMUX_RC2
TMUX_RC2
TMUX_RC2
TMUX_RC2
TMUX_RC2
TMUX_RC2
TMUX_B3S
TMUX_TLS
TMUX_TLS
TMUX_RTI
TMUX_RTI
RHSSD_
MOND1
MOND2
MOND3
MONM1
MONM2
MONM3
PARM3
TMUX_
Bit 6
PARE3
APSM
FSET
MSD
MSM
TMUX_B3S
TMUX_TLS
TMUX_TLS
RAPSMON
TMUX_RP
TMUX_RH
TMUX_RTI
TMUX_RTI
TMUX_RTI
TMUX_RP
TMUX_RH
TMUX_RTI
TMUX_RTI
TMUX_RTI
DCLEAR
SLOFM
PARE2
SLOFD
PARM2
TMUX_
_APSM
Bit 5
MPM1
MPM2
MPM3
SSFD
MPD1
MPD2
MPD3
SSFM
TMUX_TMUX_ID[7:0] = 0X04
TMUX_B3S
TMUX_TLS
TMUX_TLS
RLAISMON
TMUX_RP
TMUX_RH
TMUX_RN
TMUX_RN
TMUX_RN
TMUX_RP
TMUX_RH
TMUX_RN
TMUX_RN
TMUX_RN
SOOFM
SOOFD
TMUX_
_APSM
PARE1
PARM1
Bit 4
SSDM
DSET
SSDD
DFE1
DFE2
DFE3
DFM1
DFM2
DFM3
TMUX_SFC
RHSLOS_A
TMUX_TP
TMUX_RP
TMUX_RH
TMUX_RD
TMUX_RD
TMUX_RD
TMUX_TP
TMUX_RP
TMUX_RH
TMUX_RD
TMUX_RD
TMUX_RD
OAC_PM
OAC_PE
SILOCM
SILOCD
SLOSM
SLOSD
TMUX_
Bit 3
ECM1
ECM2
ECM3
LEAR
ECE1
ECE2
ECE3
PSM
Preliminary Data Sheet
TMUX_SFS
TMUX_TTO
TMUX_TTO
TMUX_RIN
TMUX_RIN
TMUX_RIN
TMUX_RIN
TMUX_RIN
TMUX_RIN
RHSLOF_A
TMUX_RP
TMUX_RH
TMUX_RP
TMUX_RH
Bit 2
AC_PE
SLOFD
AC_PM
SLOFM
TMUX_
SB2M
SB2E
PSM
CE1
CE2
CE3
CM1
CM2
CM3
ET
Agere Systems Inc.
TMUX_THS
TMUX_RPA
TMUX_RPA
TMUX_RPA
TMUX_THS
TMUX_RPA
TMUX_RPA
TMUX_RPA
TMUX_SD
TMUX_RP
TMUX_RH
TMUX_RP
TMUX_RH
RHSOOF_
SLREIM
SOOFM
Bit 1
SLREIE
SOOFD
CLEAR
TMUX_
ILOFD
ILOFM
APSM
ISD1
ISD2
ISD3
ISM1
ISM2
ISM3
May 2001
TMUX_STS
TMUX_THS
TMUX_THS
RHSILOC_
TMUX_SD
TMUX_RH
TMUX_RH
TMUX_RL
TMUX_RL
TMUX_RL
TMUX_RL
TMUX_RL
TMUX_RL
SILOCD
SILOCM
Bit 0
1MODE
TMUX_
ILOCM
ILOCD
OPD1
OPD2
OPD3
OPM1
OPM2
OPM3
APSM
SET