HFC-4S Cologne Chip AG, HFC-4S Datasheet - Page 6

• Manufacturer Part Number: HFC-4S
• Description: Isdn HDLC Fifo Controller With 8 (4) Integrated S/t Interfaces
• Manufacturer: Cologne Chip AG

HFC-4S
HFC-8S
9 DTMF controller
10 BERT
11 Auxiliary interface
12 Clock, reset, interrupt, timer and watchdog
13 General purpose I/O pins (GPIO) and input pins (GPI)
14 Electrical characteristics
A State matrices for NT and TE
6 of 273
9.1
9.2
10.1 BERT functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
10.2 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
10.3 Write only register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
10.4 Read only register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
11.1 Interface pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
11.2 Various mode selections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
11.3 Timing definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
11.4 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
12.1 Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230
12.2 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230
12.3 Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
12.4 Watchdog and Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
12.5 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
13.1 GPIO and GPI functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
13.2 GPIO output voltage adjustment . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
13.3 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
A.1 S/T interface activation / deactivation layer 1 of finite state matrix for NT . . . . . . . 264
A.2 Activation / deactivation layer 1 of finite state matrix for TE . . . . . . . . . . . . . . 265
8.5.2
11.2.1 Driver mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
11.2.2 Control mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
11.2.3 Access mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
11.2.4 Host mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
12.5.1 Write only register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
12.5.2 Read only register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
13.3.1 Write only register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
13.3.2 Read only register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
DTMF detection engine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
Read only registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
Data Sheet
March 2003 (rev. A)
Cologne
Chip
203
209
215
229
247
261
263