AMD-K6-2E/400AFR AMD [Advanced Micro Devices], AMD-K6-2E/400AFR Datasheet - Page 326

• Manufacturer Part Number: AMD-K6-2E/400AFR
• Manufacturer: AMD [Advanced Micro Devices]

AMD-K6™-2E Processor Data Sheet
Burst
Bus
BYPASS Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
Bypass Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
C
Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
CACHE# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
308
pipelined burst reads . . . . . . . . . . . . . . . . . . . . . . . . 142
reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
ready. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
ready copy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
writeback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
writeback due to cache-line replacement. . . . . . . . . . . . 145
address . . . . . . . . . . . . . . . . .89
arbitration cycles, inquire and . . . . . . . . . . . . . . . . . . . . 148
backoff (BOFF#) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
data. . . . 92
enables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
hold request. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
lock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
states
cacheable access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
coherency. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
disabling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
enable. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
flushing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
inhibit, L1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
instruction prefetch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
L1 . . . . . . . . . . . . . . . . . . . 42
-line fills . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
-line replacement . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
masking cache accesses with A20M# . . . . . . . . . . . . . . . 204
MESI states in the data cache . . . . . . . . . . . . . . . . . . . . . 186
operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
predecode bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
prefetching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
related signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
sector organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
snooping. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
write allocate. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
write to cacheable page . . . . . . . . . . . . . . . . . . . . . . . . . . 193
writeback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
writethrough . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
order during misaligned I/O transfers . . . . . . . . . . . . 147
order during misaligned memory transfers . . . . . . . . 140
special . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
data-NA# requested . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
idle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
pipeline address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
pipeline data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
state machine diagram . . . . . . . . . . . . . . . . . . . . . . . . . 135
transition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
writeback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
writethrough . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
,
95
,
99
–
100
,
116
,
,
–
185
120
92
,
,
,
101
192
136
,
,
–
154
138
196
,
,
,
158
154
199
Preliminary Information
,
,
,
,
,
160
160
204
185
12
,
,
,
,
,
,
,
,
–
–
143
143
199
164
190
227
201
205
204
189
Capture-DR state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
Capture-IR state. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
Case Temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
Centralized Scheduler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
CLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Clock Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Coherency
Component Placement . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
Configuration
Control Register 0 (CR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Control Register 1 (CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Control Register 2 (CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Control Register 3 (CR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Control Register 4 (CR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Counter, Time Stamp . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Customer Service . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . iii
Cycles
D
D/C#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
D[63:0]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Data Types
extended . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
measuring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
switching characteristics . . . . . . . . . . . . . . . . . . . . . . . . . 267
states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
switching characteristics
cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
writeback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
writethrough. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
power-on initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . 179
bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
hold and hold acknowledge . . . . . . . . . . . . . . . . . . . . . . 148
inquire. . . . 86
inquire and bus arbitration. . . . . . . . . . . . . . . . . . . . . . . 148
interrupt acknowledge . . . . . 87
locked . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
pipelined. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
pipelined write. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
shutdown. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
special . . . . . . . . . . . . . . . . . . . . . . . .132
writeback . . 86
bus . . . . 92
cache, MESI states in the . . . . . . . . . . . . . . . . . . . . . . . . 186
parity. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
3DNow!™ technology. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
floating-point register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
integer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
MMX technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
100-MHz bus operation . . . . . . . . . . . . . . . . . . . . . . . . 268
66-MHz bus operation . . . . . . . . . . . . . . . . . . . . . . . . . 268
diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
halt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
stop clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
stop grant . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
stop grant inquire . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
transitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
100-MHz bus operation . . . . . . . . . . . . . . . . . . . . . . . . 268
66-MHz bus operation . . . . . . . . . . . . . . . . . . . . . . . . . 268
. . . 156
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
. . . . . . . . . . . . 160
,
95
–
–
158
,
,
91
99
88
,
,
–
–
101
160
100
89
,
,
,
,
,
102
105
162
162
116
,
–
,
,
,
106
105
166
166
120
,
,
,
,
90
,
,
122
129
199
188
136
22529B/0—January 2000
,
92
,
,
,
,
–
–
129
144
202
,
189
138
170
98
,
–
,
,
,
,
,
144
204
152
114
240
154
223
,
,
,
,
,
,
,
152
239
156
128
248
160
249
Index
,
,
,
,
,
,
,
,
,
,
,
–
–
–
154
247
158
,
297
289
269
247
252
250
251
132
250
251
164
88
,
,
,