mt90502ag2 Zarlink Semiconductor, mt90502ag2 Datasheet - Page 7

• Manufacturer Part Number: mt90502ag2
• Description: Multi-channel Aal2 Sar
• Manufacturer: Zarlink Semiconductor

MT90502
Data Sheet
List of Figures
Figure 49 - GPIO Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Figure 50 - Simple Silent Suppression Stream Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Figure 51 - Silent Suppression Mask & Match Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Figure 52 - Complex Silent Suppression Configurable State Graph . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Figure 53 - PCM Law Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Figure 54 - Complex Silent Suppression Stream Configuration. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Figure 55 - ADPCM Complex Silent Suppression Stream Configuration. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Figure 56 - SID Byte to Silence Buffer Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Figure 57 - SSRAM Tone Buffer Control Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Figure 58 - Silent Tone Buffer Pair in TX SSRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Figure 59 - Null Bytes in Tone Data Buffer Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Figure 60 - 32 SDRAM Silence Buffers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Figure 61 - Silent Suppression PCM/ADPCM CPS-Packet Assembly Structures . . . . . . . . . . . . . . . . . . . . . . . . . 98
Figure 62 - CPS-Packet Final Assembly Structure (Simple Silence Suppression) . . . . . . . . . . . . . . . . . . . . . . . . 99
Figure 63 - CPS-Packet Final Assembly Structure (Complex Silence Suppression) . . . . . . . . . . . . . . . . . . . . . . 100
Figure 64 - Supported HDLC Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Figure 65 - TX SSRAM Memory Mapping for Fixed Structures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Figure 66 - RX SSRAM Memory Mapping for Fixed Structures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Figure 67 - SDRAM Memory Map for 512 & 1023 Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Figure 68 - SDRAM Memory Map for 128 and 256 Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
Figure 69 - Typical SSRAM Application Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Figure 70 - Typical SDRAM Application Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
7
Zarlink Semiconductor Inc.