PEF2256 INFINEON [Infineon Technologies AG], PEF2256 Datasheet - Page 7

• Manufacturer Part Number: PEF2256
• Description: E1/T1/J1 Framer and Line Interface Component for Long- and Short-Haul Applications
• Manufacturer: INFINEON [Infineon Technologies AG]

Table of Contents
5.5.2
5.5.2.1
5.5.3
5.6
5.6.1
5.6.2
5.6.3
5.6.4
5.6.5
5.6.6
5.6.7
5.7
6
6.1
6.2
6.3
6.4
6.5
7
7.1
7.2
7.3
7.4
7.5
8
8.1
8.1.1
8.1.2
8.1.3
8.1.4
8.1.5
8.1.6
8.2
8.3
8.3.1
8.3.2
8.3.3
8.3.4
8.3.5
8.3.6
8.3.7
User’s Manual
Hardware Description
Test Functions (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
J1-Feature Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
Operational Description E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
Operational Overview E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
Device Reset E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
Device Initialization in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
Digital Clock Interface Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
Output Signal Tristate Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202
Operational Description T1/J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
Operational Overview T1/J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
Device Reset T1/J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
Device Initialization in T1/J1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
Digital Clock Interface Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
Output Signal Tristate Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
Signaling Controller Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . 211
HDLC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
Extended Transparent Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Signaling Controller Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
Pseudo-Random Binary Sequence Generation and Monitor . . . . . . . . 188
Single Channel Loop-Back (loop-back of time slots) . . . . . . . . . . . . . . 192
Transparent Transmission and Reception . . . . . . . . . . . . . . . . . . . . . . 215
Bit Oriented Message Mode (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . 219
Transmit System Interface (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
Time Slot Assigner (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
Remote Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
Payload Loop-Back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
Local Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
Alarm Simulation (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
Single Bit Defect Insertion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
Non-Auto Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
Transparent Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Transparent Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
SS7 Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Receive Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Transmit Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
CRC on/off Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
Receive Address Pushed to RFIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
HDLC Data Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
HDLC Data Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
Sa-bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
Transmit Offset Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
7
DS1.1, 2003-10-23
PEF 2256 H/E
FALC
Page
®
56