AMD-K6-IIIE+550ACR AMD (ADVANCED MICRO DEVICES), AMD-K6-IIIE+550ACR Datasheet - Page 365

• Manufacturer Part Number: AMD-K6-IIIE+550ACR
• Manufacturer: AMD (ADVANCED MICRO DEVICES)

Specifications of AMD-K6-IIIE+550ACR

• Lead Free Status / RoHS Status: Not Compliant

23543A/0—September 2000
Operating Ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
OPN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
Ordering Part Number (OPN) . . . . . . . . . . . . . . . . . . . . . . . 335
Output
P
Package
Packed Decimal Data Register . . . . . . . . . . . . . . . . . . . . . . . 34
Page
Paging. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Parity . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Part Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
PCD Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
PCHK# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
PFIR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Pins
Pipeline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .156
Pipelined . . . . . . . . . . . . . . . .23
Platform
Pointer, Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Power
Index
capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290
delay timings
leakage current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290
pin float conditions (table) . . . . . . . . . . . . . . . . . . . . . . . 141
signal state after RESET (table) . . . . . . . . . . . . . . . . . . . 200
Socket 7 platform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
specifications. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
Super7 platform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
thermal specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
cache disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
directory entry (PDE) . . . . . . . . . . . . . . . . . . . . . .57
flush/invalidate register (PFIR) . . . . . . . . . . . . . . . . . . . 223
table entry (PTE) . . . . . . . . . . . . . . . . . . . . . . . . 57
writethrough . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
generation (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
connection requirements . . . . . . . . . . . . . . . . . . . . . . . . . 295
designations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323
float conditions (table). . . . . . . . . . . . . . . . . . . . . . . . . . . 141
I/O voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
input pin types (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
logic symbol (figure). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
no-connect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295
signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
register X and Y . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
burst reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Socket 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Super7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
and grounding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293
connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293
consumption and thermal resistance (figure) . . . . . . . . 317
dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291
100-MHz bus operation . . . . . . . . . . . . . . . . . . . . . . . . 300
66-MHz bus operation . . . . . . . . . . . . . . . . . . . . . . . . . 304
,
122
,
157
,
,
100
162
,
,
–
–
–
108
125
163
99
50
,
,
,
,
,
,
,
–
,
,
–
125
108
108
174
209
202
157
180
58
59
96
,
,
,
,
,
,
,
,
,
,
,
–
–
–
209
209
158
125
125
255
219
223
331
139
162
220
107
25
PowerNow! Technology. See AMD PowerNow!™ Technology.
Power-on Configuration and Initialization . . . . . . . . . . . . . 199
Precision Real Data Registers . . . . . . . . . . . . . . . . . . . . . . . . 34
Predecode Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
PREFETCH Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Prefetching. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Processor
Processor State Observability Register (PSOR)
Protected Mode
PSOR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
PWT Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
R
RDMSR Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
RDTSC Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Read and Write
Reads, Burst Reads and Pipelined Burst . . . . . . . . . . . . . . 162
isolation region between planes . . . . . . . . . . . . . . . . . . . 293
management. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
management, enhanced . . . . . . . . . . . . . . . . . . . . . . . . . . 143
plane capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 294
sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293
hardware. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
PREFETCH instruction . . . . . . . . . . . . . . . . . . . . . . . . . . 220
software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
absolute ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
AMD PowerNow!™ technology. . . . . . . . . . . . . . . . . . . . . 143
block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
bus cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
cache organization. . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
clock control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277
configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
DC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
decoders . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
electrical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
heat dissipation path. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 318
logic symbol (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
low-power devices . . . . . . . . . . . . . . . . . . 288
microarchitecture overview . . . . . . . . . . . . . . . . . . . . . . . . 11
multimedia execution unit . . . . . . . . . . . . . . . . . . . . . . . . 239
operating ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
ordering information. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
package specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
pin connection requirements . . . . . . . . . . . . . . . . . . . . . . 295
power-on initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
process technology. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
scheduler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
signal descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
signal switching characteristics . . . . . . . . . . . . . . . . . . . . 297
Socket 7 platform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
software environment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
standard-power devices. . . . . . . . . . . . . . . . . . . . . . 288
state observability register (PSOR). . . . . . . . . . . . . 49
Super7 platform. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
System Management Mode (SMM) . . . . . . . . . . . . . . . . . 241
test and debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
thermal design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
write merge buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
low-power version . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
INIT-Initiated transition . . . . . . . . . . . . . . . . . . . . . . . . . . 196
real mode transition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
generation (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
basic I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
misaligned I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
AMD-K6™-IIIE+ Embedded Processor Data Sheet
,
291
,
–
–
292
148
17
,
,
,
,
,
,
208
205
336
336
202
202
343