HFC-S2M Cologne Chip AG, HFC-S2M Datasheet - Page 10

• Manufacturer Part Number: HFC-S2M
• Description: Isdn HDLC Fifo Controller With Primary Rate Interface
• Manufacturer: Cologne Chip AG

HFC-E1
10 of 272
3.1
3.2
3.3
3.4
3.5
3.6
3.7
3.8
3.9
3.10 FSM example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
3.11 General structure of the subchannel processor . . . . . . . . . . . . . . . . . . . . . 114
4.1
4.2
5.1
5.2
5.3
5.4
5.5
5.6
5.7
6.1
6.2
6.3
8.1
11.1 Points of contact of the various bridge modes . . . . . . . . . . . . . . . . . . . . . 221
11.2 Host bridge structure in I/O mapped mode . . . . . . . . . . . . . . . . . . . . . . . 223
11.3 Host bridge structure in memory mapped mode . . . . . . . . . . . . . . . . . . . . 224
12.1 Standard HFC-E1 quartz circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
A.1 HFC-E1 package dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
Data flow block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Areas of FIFO oriented, HFC-channel oriented and PCM time slot oriented numbering 95
The flow controller in transmit operation
The flow controller in receive FIFO operation . . . . . . . . . . . . . . . . . . . . .
SM example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Channel assigner in CSM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
CSM example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
FIFO / channel assigner . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
FSM list processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
FIFO organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
FIFO data organization in HDLC mode . . . . . . . . . . . . . . . . . . . . . . . . 134
E1 clock synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Detail of the E1 interface synchronization selection shown in Figure5.1 . . . . . . . 151
External E1 transmit circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
External E1 receive circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
VDD_E1 voltage generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Connector circuitry in LT mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
Connector circuitry in TE mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
PCM interface function block diagram . . . . . . . . . . . . . . . . . . . . . . . . . 179
Example for two CODEC enable signal shapes with SHAPE0 and SHAPE1. . . . . 181
Example for two CODEC enable signal shapes . . . . . . . . . . . . . . . . . . . . 182
Conference example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
Data Sheet
. . . . . . . . . . . . . . . . . . . . . . .
March 2003 (rev. A)
Cologne
Chip
94
98
98