OM13008,598 NXP Semiconductors, OM13008,598 Datasheet - Page 440

• Manufacturer Part Number: OM13008,598
• Description: BOARD LPC XPRESSO LPC122X
• Manufacturer: NXP Semiconductors
• Series: LPCXpressor

Specifications of OM13008,598

• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Other names: 568-6642; OM13008

NXP Semiconductors
Chapter 23: LPC122x Integer division routines
23.1
23.2
23.3
Chapter 24: LPC122x Serial Wire Debug (SWD)
24.1
24.2
24.3
Chapter 25: LPC122x Appendix ARM Cortex-M0
25.1
25.2
25.2.1
25.2.2
25.2.3
25.2.4
25.3
25.3.1
25.3.1.1
25.3.1.2
25.3.1.3
25.3.1.3.1 General-purpose registers . . . . . . . . . . . . . . 359
25.3.1.3.2 Stack Pointer . . . . . . . . . . . . . . . . . . . . . . . . 359
25.3.1.3.3 Link Register . . . . . . . . . . . . . . . . . . . . . . . . 360
25.3.1.3.4 Program Counter . . . . . . . . . . . . . . . . . . . . . 360
25.3.1.3.5 Program Status Register . . . . . . . . . . . . . . . 360
25.3.1.3.6 Exception mask register . . . . . . . . . . . . . . . . 362
25.3.1.3.7 CONTROL register . . . . . . . . . . . . . . . . . . . . 362
25.3.1.4
25.3.1.5
25.3.1.6
25.3.2
25.3.2.1
25.3.2.2
25.3.2.3
25.3.2.4
25.3.2.5
25.3.2.5.1 Little-endian format. . . . . . . . . . . . . . . . . . . . 368
25.3.3
25.3.3.1
25.3.3.2
25.3.3.3
25.3.3.4
25.3.3.5
25.3.3.6
25.3.3.6.1 Exception entry. . . . . . . . . . . . . . . . . . . . . . . 372
25.3.3.6.2 Exception return . . . . . . . . . . . . . . . . . . . . . . 373
25.3.4
25.3.4.1
UM10441
User manual
How to read this chapter . . . . . . . . . . . . . . . . 352
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 352
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 352
How to read this chapter . . . . . . . . . . . . . . . . 354
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354
General description . . . . . . . . . . . . . . . . . . . . 354
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 356
About the Cortex-M0 processor and core
peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . 356
Processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . 358
System-level interface . . . . . . . . . . . . . . . . . 357
Integrated configurable debug . . . . . . . . . . . 357
Cortex-M0 processor features summary . . . 357
Cortex-M0 core peripherals . . . . . . . . . . . . . 357
Programmers model . . . . . . . . . . . . . . . . . . . 358
Processor modes . . . . . . . . . . . . . . . . . . . . . 358
Stacks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 358
Core registers . . . . . . . . . . . . . . . . . . . . . . . 358
Exceptions and interrupts . . . . . . . . . . . . . . . 363
Data types. . . . . . . . . . . . . . . . . . . . . . . . . . . 363
The Cortex Microcontroller Software Interface
Standard . . . . . . . . . . . . . . . . . . . . . . . . . . . . 363
Memory model . . . . . . . . . . . . . . . . . . . . . . . 364
Memory regions, types and attributes. . . . . . 365
Memory system ordering of memory
accesses. . . . . . . . . . . . . . . . . . . . . . . . . . . . 366
Behavior of memory accesses . . . . . . . . . . . 366
Software ordering of memory accesses . . . . 367
Memory endianness . . . . . . . . . . . . . . . . . . . 368
Exception model . . . . . . . . . . . . . . . . . . . . . . 368
Exception states . . . . . . . . . . . . . . . . . . . . . . 368
Exception types . . . . . . . . . . . . . . . . . . . . . . 369
Exception handlers . . . . . . . . . . . . . . . . . . . . 370
Vector table. . . . . . . . . . . . . . . . . . . . . . . . . . 370
Exception priorities . . . . . . . . . . . . . . . . . . . . 371
Exception entry and return . . . . . . . . . . . . . . 372
Fault handling . . . . . . . . . . . . . . . . . . . . . . . . 374
Lockup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 374
All information provided in this document is subject to legal disclaimers.
Rev. 1.1 — 10 March 2011
23.4
23.4.1
23.4.2
23.4.3
24.4
24.5
24.5.1
24.5.2
25.3.5
25.3.5.1
25.3.5.1.1 Wait for interrupt . . . . . . . . . . . . . . . . . . . . . 375
25.3.5.1.2 Wait for event. . . . . . . . . . . . . . . . . . . . . . . . 375
25.3.5.1.3 Sleep-on-exit . . . . . . . . . . . . . . . . . . . . . . . . 376
25.3.5.2
25.3.5.2.1 Wakeup from WFI or sleep-on-exit . . . . . . . 376
25.3.5.2.2 Wakeup from WFE. . . . . . . . . . . . . . . . . . . . 376
25.3.5.3
25.4
25.4.1
25.4.2
25.4.3
25.4.3.1
25.4.3.2
25.4.3.3
25.4.3.3.1 ASR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 381
25.4.3.3.2 LSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 381
25.4.3.3.3 LSL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382
25.4.3.3.4 ROR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382
25.4.3.4
25.4.3.5
25.4.3.6
25.4.3.6.1 The condition flags. . . . . . . . . . . . . . . . . . . . 384
25.4.3.6.2 Condition code suffixes . . . . . . . . . . . . . . . . 384
25.4.4
25.4.4.1
25.4.4.1.1 Syntax . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 385
25.4.4.1.2 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . 385
25.4.4.1.3 Restrictions . . . . . . . . . . . . . . . . . . . . . . . . . 386
25.4.4.1.4 Condition flags . . . . . . . . . . . . . . . . . . . . . . . 386
25.4.4.1.5 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . 386
25.4.4.2
25.4.4.2.1 Syntax . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 386
25.4.4.2.2 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . 386
25.4.4.2.3 Restrictions . . . . . . . . . . . . . . . . . . . . . . . . . 386
25.4.4.2.4 Condition flags . . . . . . . . . . . . . . . . . . . . . . . 387
25.4.4.2.5 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . 387
25.4.4.3
25.4.4.3.1 Syntax . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 387
25.4.4.3.2 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . 387
25.4.4.3.3 Restrictions . . . . . . . . . . . . . . . . . . . . . . . . . 388
Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . 353
Pin description . . . . . . . . . . . . . . . . . . . . . . . 354
Debug notes . . . . . . . . . . . . . . . . . . . . . . . . . 354
Instruction set . . . . . . . . . . . . . . . . . . . . . . . . 376
Initialization . . . . . . . . . . . . . . . . . . . . . . . . . 353
Signed division. . . . . . . . . . . . . . . . . . . . . . . 353
Unsigned division with remainder . . . . . . . . 353
Debug limitations . . . . . . . . . . . . . . . . . . . . . 354
Debug connections . . . . . . . . . . . . . . . . . . . 355
Power management. . . . . . . . . . . . . . . . . . . 375
Entering sleep mode . . . . . . . . . . . . . . . . . . 375
Wakeup from sleep mode . . . . . . . . . . . . . . 376
Power management programming hints . . . 376
Instruction set summary. . . . . . . . . . . . . . . . 376
Intrinsic functions . . . . . . . . . . . . . . . . . . . . . 379
About the instruction descriptions . . . . . . . . 380
Operands . . . . . . . . . . . . . . . . . . . . . . . . . . . 380
Restrictions when using PC or SP . . . . . . . . 380
Shift Operations . . . . . . . . . . . . . . . . . . . . . . 381
Address alignment . . . . . . . . . . . . . . . . . . . . 383
PC-relative expressions . . . . . . . . . . . . . . . . 383
Conditional execution. . . . . . . . . . . . . . . . . . 383
Memory access instructions. . . . . . . . . . . . . 385
ADR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 385
LDR and STR, immediate offset . . . . . . . . . 386
LDR and STR, register offset . . . . . . . . . . . . 387
Chapter 26: Supplementary information
UM10441
© NXP B.V. 2011. All rights reserved.
440 of 442