DK-DEV-5SGXEA7/ES Altera, DK-DEV-5SGXEA7/ES Datasheet - Page 151

no-image

DK-DEV-5SGXEA7/ES

Manufacturer Part Number
DK-DEV-5SGXEA7/ES
Description
KIT DEV STRATIX V FPGA 5SGXEA7
Manufacturer
Altera
Series
Stratix® Vr
Type
FPGAr
Datasheets

Specifications of DK-DEV-5SGXEA7/ES

Contents
Board
Lead Free Status / Rohs Status
Lead free / RoHS Compliant
For Use With/related Products
Stratix® V 5SGXEA7
Other names
544-2725
Table 4–3. Clock Input Pin Connectivity to the RCLK Networks (Part 2 of 3)—Preliminary
RCLK
[52,53,54,55,56,
57,74,81]
RCLK
[46,47,48,49,50,
51,71,75,78,82]
RCLK
[46,47,48,49,50,
51,72,76,79,83]
RCLK
[46,47,48,49,50,
51,73,77,80,84]
RCLK
[46,47,48,49,50,
51,74,81]
RCLK
[0,4,8,10,14,18]
RCLK
[1,5,9,11,15,19]
RCLK [2,6,12,16]
RCLK [3,7,13,17]
RCLK
[40,41,42,43,44,
45,64,68,85,89]
RCLK
[40,41,42,43,44,
45,65,69,86,90]
RCLK
[40,41,42,43,44,
45,66,70,87,91]
Clock Resources
— — — — — — — —
— — — — — — — —
— — — — — — — —
— — — — — — — —
— — — — — — — —
— — — — — — — —
— — — — — — — —
— — — — — — — —
— — — — — — — —
— — — — — — — —
— — — — — — — —
— — — — — — — —
0
1
2
3
4
5
6
7
8
9
10
v
11
(1)
v
12
(1)
CLK (p/n pins)
v
13
(1)
14
v
(1)
15
v
(1)
v — — — — — — —
16 17 18 19 20 21 22 23
— — — — — — — —
— — — — — — — —
— — — — — — — —
— — — — — — — —
— — — — — — — —
— v — — — — — —
— — v — — — — —
— — — v — — — —
— — — — v — — —
— — — — — v — —
— — — — — — v —
24
25
26
27

Related parts for DK-DEV-5SGXEA7/ES