LPC1837FET256,551 NXP Semiconductors, LPC1837FET256,551 Datasheet - Page 1152

• Manufacturer Part Number: LPC1837FET256,551
• Description: Microcontrollers (MCU) 32BIT ARM CORTEX-M3 MCU 136KB SRAM
• Manufacturer: NXP Semiconductors
• Series: LPC18xxr

Specifications of LPC1837FET256,551

• Core: ARM Cortex M3
• Core Processor: ARM® Cortex-M3™
• Core Size: 32-Bit
• Speed: 150MHz
• Connectivity: CAN, EBI/EMI, Ethernet, I²C, Microwire, SD/MMC, SPI, SSI, SSP, UART/USART, USB OTG
• Peripherals: Brown-out Detect/Reset, DMA, I²S, Motor Control PWM, POR, PWM, WDT
• Number Of I /o: 80
• Program Memory Size: 1MB (1M x 8)
• Program Memory Type: FLASH
• Eeprom Size: -
• Ram Size: 136K x 8
• Voltage - Supply (vcc/vdd): 2 V ~ 3.6 V
• Data Converters: A/D 16x10b; D/A 1x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Package / Case: 256-LBGA
• Lead Free Status / Rohs Status: Details
• Other names: 935293795551

NXP Semiconductors
20.3
20.4
20.4.1
20.4.2
20.4.3
20.4.4
20.4.5
20.5
20.6
20.6.1
20.6.2
20.6.3
20.6.3.1
20.6.3.2
20.6.4
20.6.4.1
20.6.4.2
20.6.5
20.6.5.1
20.6.5.2
20.6.6
20.6.6.1
20.6.6.2
20.6.7
20.6.7.1
20.6.7.2
20.6.8
20.6.8.1
20.6.8.2
20.6.9
20.6.9.1
20.6.9.2
20.6.10
20.6.11
20.6.11.1 Device controller . . . . . . . . . . . . . . . . . . . . . . 376
20.6.11.2 Host controller . . . . . . . . . . . . . . . . . . . . . . . 376
20.6.12
20.6.13
20.6.13.1 Device mode. . . . . . . . . . . . . . . . . . . . . . . . . 378
20.6.13.2 Host mode . . . . . . . . . . . . . . . . . . . . . . . . . . 378
20.6.14
20.6.14.1 Device mode. . . . . . . . . . . . . . . . . . . . . . . . . 378
20.6.14.2 Host mode . . . . . . . . . . . . . . . . . . . . . . . . . . 379
20.6.15
20.6.15.1 Device mode. . . . . . . . . . . . . . . . . . . . . . . . . 379
20.6.15.2 Host mode . . . . . . . . . . . . . . . . . . . . . . . . . . 382
20.6.16
20.6.17
20.6.17.1 Device mode. . . . . . . . . . . . . . . . . . . . . . . . . 389
20.6.17.2 Host mode . . . . . . . . . . . . . . . . . . . . . . . . . . 390
<Document ID>
User manual
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 355
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 357
Register description . . . . . . . . . . . . . . . . . . . 358
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . 355
About USB On-The-Go. . . . . . . . . . . . . . . . . 355
USB acronyms and abbreviations . . . . . . . . 355
Transmit and receive buffers . . . . . . . . . . . . 356
Fixed endpoint configuration. . . . . . . . . . . . . 356
Use of registers . . . . . . . . . . . . . . . . . . . . . . 359
Device/host capability registers . . . . . . . . . . 360
USB Command register (USBCMD). . . . . . . 362
Device mode. . . . . . . . . . . . . . . . . . . . . . . . . 362
Host mode . . . . . . . . . . . . . . . . . . . . . . . . . . 364
USB Status register (USBSTS). . . . . . . . . . . 366
Device mode. . . . . . . . . . . . . . . . . . . . . . . . . 367
Host mode . . . . . . . . . . . . . . . . . . . . . . . . . . 369
USB Interrupt register (USBINTR) . . . . . . . . 371
Device mode. . . . . . . . . . . . . . . . . . . . . . . . . 371
Host mode . . . . . . . . . . . . . . . . . . . . . . . . . . 372
Frame index register (FRINDEX) . . . . . . . . . 373
Device mode. . . . . . . . . . . . . . . . . . . . . . . . . 373
Host mode . . . . . . . . . . . . . . . . . . . . . . . . . . 373
Device address (DEVICEADDR - device) and
Periodic List Base (PERIODICLISTBASE- host)
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 374
Device mode. . . . . . . . . . . . . . . . . . . . . . . . . 374
Host mode . . . . . . . . . . . . . . . . . . . . . . . . . . 374
Endpoint List Address register
(ENDPOINTLISTADDR - device) and
Asynchronous List Address (ASYNCLISTADDR -
host) registers . . . . . . . . . . . . . . . . . . . . . . . 375
Device mode. . . . . . . . . . . . . . . . . . . . . . . . . 375
Host mode . . . . . . . . . . . . . . . . . . . . . . . . . . 375
TT Control register (TTCTRL). . . . . . . . . . . . 375
Device mode. . . . . . . . . . . . . . . . . . . . . . . . . 375
Host mode . . . . . . . . . . . . . . . . . . . . . . . . . . 376
Burst Size register (BURSTSIZE). . . . . . . . . 376
Transfer buffer Fill Tuning register
(TXFILLTUNING) . . . . . . . . . . . . . . . . . . . . . 376
BINTERVAL register . . . . . . . . . . . . . . . . . . . 377
USB Endpoint NAK register (ENDPTNAK). . 378
USB Endpoint NAK Enable . . . . . . . . . . register
(ENDPTNAKEN). . . . . . . . . . . . . . . . . . . . . . 378
Port Status and Control register (PORTSC1) 379
OTG Status and Control register (OTGSC) . 386
USB Mode register (USBMODE) . . . . . . . . . 389
All information provided in this document is subject to legal disclaimers.
Rev. 00.13 — 20 July 2011
20.6.18
20.6.19
20.6.20
20.6.21
20.6.22
20.6.23
20.6.24
20.7
20.7.1
20.7.2
20.7.3
20.7.4
20.7.5
20.7.6
20.7.7
20.7.8
20.7.8.1
20.7.8.2
20.7.8.3
20.8
20.8.1
20.8.1.1
20.8.1.2
20.8.1.3
20.8.1.4
20.8.1.5
20.8.1.5.1 Micro-frame pipeline . . . . . . . . . . . . . . . . . . 402
20.8.1.6
20.8.1.7
20.8.1.8
20.8.1.9
20.8.2
20.8.2.1
20.8.2.2
20.8.2.3
20.8.3
20.8.3.1
20.8.3.1.1 Port reset . . . . . . . . . . . . . . . . . . . . . . . . . . . 404
20.8.3.1.2 Port speed detection . . . . . . . . . . . . . . . . . . 405
20.9
20.9.1
20.9.1.1
20.9.1.2
20.9.1.3
20.9.1.4
20.9.2
20.9.2.1
Functional description . . . . . . . . . . . . . . . . . 397
Deviations from EHCI standard . . . . . . . . . . 400
Device data structures . . . . . . . . . . . . . . . . . 405
USB Endpoint Setup Status register
(ENDPSETUPSTAT) . . . . . . . . . . . . . . . . . . 391
USB Endpoint Prime register (ENDPTPRIME) . .
391
USB Endpoint Flush register (ENDPTFLUSH) . .
392
USB Endpoint Status register (ENDPTSTAT) 393
USB Endpoint Complete register
(ENDPTCOMPLETE). . . . . . . . . . . . . . . . . . 393
USB Endpoint 0 Control register (ENDPTCTRL0)
394
Endpoint 1 to 5 control registers . . . . . . . . . 395
OTG core . . . . . . . . . . . . . . . . . . . . . . . . . . . 397
Host data structures. . . . . . . . . . . . . . . . . . . 397
Host operational model . . . . . . . . . . . . . . . . 397
ATX_RGEN module . . . . . . . . . . . . . . . . . . . 397
ATX transceiver . . . . . . . . . . . . . . . . . . . . . . 398
Modes of operation . . . . . . . . . . . . . . . . . . . 398
SOF/VF indicator . . . . . . . . . . . . . . . . . . . . . 398
Hardware assist . . . . . . . . . . . . . . . . . . . . . . 398
Auto reset. . . . . . . . . . . . . . . . . . . . . . . . . . . 399
Data pulse . . . . . . . . . . . . . . . . . . . . . . . . . . 399
B-disconnect to A-connect (Transition to the
A-peripheral state) . . . . . . . . . . . . . . . . . . . . 399
Embedded Transaction Translator function . 400
Capability registers . . . . . . . . . . . . . . . . . . . 400
Operational registers . . . . . . . . . . . . . . . . . . 401
Discovery . . . . . . . . . . . . . . . . . . . . . . . . . . . 401
Data structures. . . . . . . . . . . . . . . . . . . . . . . 401
Operational model . . . . . . . . . . . . . . . . . . . . 402
Split state machines . . . . . . . . . . . . . . . . . . . 402
Asynchronous Transaction scheduling and buffer
management . . . . . . . . . . . . . . . . . . . . . . . . 403
Periodic Transaction scheduling and buffer
management . . . . . . . . . . . . . . . . . . . . . . . . 403
Multiple Transaction Translators . . . . . . . . . 404
Device operation . . . . . . . . . . . . . . . . . . . . . 404
USBMODE register . . . . . . . . . . . . . . . . . . . 404
Non-Zero Fields the register file. . . . . . . . . . 404
SOF interrupt . . . . . . . . . . . . . . . . . . . . . . . . 404
Miscellaneous variations from EHCI . . . . . . 404
Discovery . . . . . . . . . . . . . . . . . . . . . . . . . . . 404
Endpoint queue head (dQH) . . . . . . . . . . . . 406
Endpoint capabilities and characteristics . . . 406
Transfer overlay . . . . . . . . . . . . . . . . . . . . . . 408
Current dTD pointer . . . . . . . . . . . . . . . . . . . 408
Set-up buffer . . . . . . . . . . . . . . . . . . . . . . . . 409
Endpoint transfer descriptor (dTD). . . . . . . . 409
Determining the number of packets for
Isochronous IN endpoints . . . . . . . . . . . . . . . 411
Example 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
Example 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . 412
Chapter 43: Supplementary information
UM10430
© NXP B.V. 2011. All rights reserved.
1152 of 1164